实验五、状态图设计输入及 STATE BENCH 的应用
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
如图5－3，左边栏选Column和5。点击NEXT弹出 如图5－5点击Next，弹出图5－6对话框，根据图 5－6输入条件值和选项也可以不输入条件设置 （以后双击转换箭头时输入），完毕，点击Finish， 将图放入stateCAD界面。
图5-3
图5-4
1）增加CLEAR一个状态 点击图标(Add State)将箭头移动到状态图案所需位置，四 周有绿色实心小方块，选中其中一绿色小方成红色，按住 鼠标左键左右、上下移动，可以改变状态图案形状和大小。
图5-7
图5-8
3）状态转换箭头、复位箭头加载及转换条件设置
点击图标 (条件转换)，将鼠 标箭头点击状态图案，点击空 处出现两个空心红色小方块， 将鼠标移动到转换状态的图案， 就完成了画状态转换箭头。如 果要画弧形箭头，可以选择箭 头将中间的空心红色小方块移 动，也可以在画的时候，中间 放一个空心红色小方块，再将 鼠标箭头到转换状态的图案。 点击图标 （复位），在CLEAR 状态图案附近空白点击再将鼠 标移动到CLEAR状态图案弹出 对话框如图5－9，要异步复位 选YES，要同步选NO，本实验 要求异步复位。
图5-5
图5-6
2）给状态图案命名和输入输出结果
点击要命名的状态图案，弹出一个对话框如图5－7按
图5－4，输入状态名，如果要像图5－4一样将输出结果放在 状态图案中，则点击图5－7中的Output Wizard，弹出如图5 －8逻辑模板。如果要将输出结果方在输入条件下，则图5－7 中Outputs窗口不用输入。在图5－8逻辑模板中，左上窗口是 逻辑功能选择，右上窗口是所选逻辑功能说明，左下窗口设 置根据所选逻辑功能不同而不同，有下拉按钮。中间是逻辑 功能原理图，右下是输出端口名，有下拉按钮。每次只能输 入一个输出结果，对于图5－4中的ZERO等状态图案中的两个 输出结果要点击图5－8Output Wizard按键两次分别输入，再 结束图5－7。请按图5－4的例子给各状态图案命名及输入输 出结果。
图5－1
经几步选择OK或下一步弹出图5－2界面。
图5－2
2.在图5－2界面进行状态图设计输入界面中图标为 状态图设计输入模板，请分别点击，了解各图标 的作用。如果界面上无此图标可通过界面上的 window下拉菜单选中Wizard Toolbar。
现要设计一个如图5－4的状态图，点击图标弹出 状态机设计模板
1.成图5－4后进行保存，将完成的状态图生成VHDL，点击图标 或菜单OptionsCompile(Generate HDL)， 如果状态图设计输入没有错误，则能生 成VHDL。先弹出对话框图5－11，表示 VHDL编辑通过，点击CLOSE，就弹出 VHDL语言编辑成功的程序。
图5-11
2）用TATE BENCH仿真，点击图标 菜单OptionsState Bench(Create Test Bench)，弹出测试窗口如图5－12
实验五、状态图设计输入及 STATE BENCH 的应用
一. 实验内容
1.秒表清零及启Baidu Nhomakorabea暂停（Strtstop）按钮控制状态图设计输 入
2.STATE BENCH 的应用
3.通过将一个原理图用状态图设计输入，复习所学的内容。
二. 状态图设计设计输入学习
1.新建一个名为TEST_5的项目。 在TEST_5的下级建立一个名KZ的状态图。 在图5-1对话框中，选State Diagram。
图5-14
图5-15
2. TEST_5的项目下新建 一个名为KZ2状态图输入。根据 图5－14完成图5－15的状态图设计输入。保存后： (1).将状态图编译成VHDL语言。 (2).运用STATE BENCH进行仿真。
图5-9
点击状态转换箭头（复位箭头）可以对转换（复位）条件进行编辑，双击箭 头，弹出图5－10对话框。在条件栏中输入转换条件。如果对应某个转换条 件有对应的输出，则在Outputs栏中输入输出状态。 图5－4中只要输入转换条件就可以了。完成图5－4中的转换条件、复位条件 的输入。
图 5 - 10
三. 利用STATE BENCH进行仿 真
图 5 - 12
点击图标 弹出对话框图5－13，可以选Single Step单步观察，也 可以观察部输出及状态转换。或按图标 观察部输出及状态转换。 图标 为波形复位按钮。图标 为时钟信号。请了解图5－12中 其他图标的作用。
图5-13
四. 练习
1 . 有一数据压栈控制原理图如图5－14。一张未完成的状态图输入如 图5－15，已知输入条件，请根据原理图推出该输入条件下的输出 结果并写入在矩形框位置，注意进入HANDLEPUSH状态与退出 HANDLEPUSH，循环运行是根据时钟控制（D触发器）。
图5-3
图5-4
1）增加CLEAR一个状态 点击图标(Add State)将箭头移动到状态图案所需位置，四 周有绿色实心小方块，选中其中一绿色小方成红色，按住 鼠标左键左右、上下移动，可以改变状态图案形状和大小。
图5-7
图5-8
3）状态转换箭头、复位箭头加载及转换条件设置
点击图标 (条件转换)，将鼠 标箭头点击状态图案，点击空 处出现两个空心红色小方块， 将鼠标移动到转换状态的图案， 就完成了画状态转换箭头。如 果要画弧形箭头，可以选择箭 头将中间的空心红色小方块移 动，也可以在画的时候，中间 放一个空心红色小方块，再将 鼠标箭头到转换状态的图案。 点击图标 （复位），在CLEAR 状态图案附近空白点击再将鼠 标移动到CLEAR状态图案弹出 对话框如图5－9，要异步复位 选YES，要同步选NO，本实验 要求异步复位。
图5-5
图5-6
2）给状态图案命名和输入输出结果
点击要命名的状态图案，弹出一个对话框如图5－7按
图5－4，输入状态名，如果要像图5－4一样将输出结果放在 状态图案中，则点击图5－7中的Output Wizard，弹出如图5 －8逻辑模板。如果要将输出结果方在输入条件下，则图5－7 中Outputs窗口不用输入。在图5－8逻辑模板中，左上窗口是 逻辑功能选择，右上窗口是所选逻辑功能说明，左下窗口设 置根据所选逻辑功能不同而不同，有下拉按钮。中间是逻辑 功能原理图，右下是输出端口名，有下拉按钮。每次只能输 入一个输出结果，对于图5－4中的ZERO等状态图案中的两个 输出结果要点击图5－8Output Wizard按键两次分别输入，再 结束图5－7。请按图5－4的例子给各状态图案命名及输入输 出结果。
图5－1
经几步选择OK或下一步弹出图5－2界面。
图5－2
2.在图5－2界面进行状态图设计输入界面中图标为 状态图设计输入模板，请分别点击，了解各图标 的作用。如果界面上无此图标可通过界面上的 window下拉菜单选中Wizard Toolbar。
现要设计一个如图5－4的状态图，点击图标弹出 状态机设计模板
1.成图5－4后进行保存，将完成的状态图生成VHDL，点击图标 或菜单OptionsCompile(Generate HDL)， 如果状态图设计输入没有错误，则能生 成VHDL。先弹出对话框图5－11，表示 VHDL编辑通过，点击CLOSE，就弹出 VHDL语言编辑成功的程序。
图5-11
2）用TATE BENCH仿真，点击图标 菜单OptionsState Bench(Create Test Bench)，弹出测试窗口如图5－12
实验五、状态图设计输入及 STATE BENCH 的应用
一. 实验内容
1.秒表清零及启Baidu Nhomakorabea暂停（Strtstop）按钮控制状态图设计输 入
2.STATE BENCH 的应用
3.通过将一个原理图用状态图设计输入，复习所学的内容。
二. 状态图设计设计输入学习
1.新建一个名为TEST_5的项目。 在TEST_5的下级建立一个名KZ的状态图。 在图5-1对话框中，选State Diagram。
图5-14
图5-15
2. TEST_5的项目下新建 一个名为KZ2状态图输入。根据 图5－14完成图5－15的状态图设计输入。保存后： (1).将状态图编译成VHDL语言。 (2).运用STATE BENCH进行仿真。
图5-9
点击状态转换箭头（复位箭头）可以对转换（复位）条件进行编辑，双击箭 头，弹出图5－10对话框。在条件栏中输入转换条件。如果对应某个转换条 件有对应的输出，则在Outputs栏中输入输出状态。 图5－4中只要输入转换条件就可以了。完成图5－4中的转换条件、复位条件 的输入。
图 5 - 10
三. 利用STATE BENCH进行仿 真
图 5 - 12
点击图标 弹出对话框图5－13，可以选Single Step单步观察，也 可以观察部输出及状态转换。或按图标 观察部输出及状态转换。 图标 为波形复位按钮。图标 为时钟信号。请了解图5－12中 其他图标的作用。
图5-13
四. 练习
1 . 有一数据压栈控制原理图如图5－14。一张未完成的状态图输入如 图5－15，已知输入条件，请根据原理图推出该输入条件下的输出 结果并写入在矩形框位置，注意进入HANDLEPUSH状态与退出 HANDLEPUSH，循环运行是根据时钟控制（D触发器）。