模拟电子第三章

13
(2)输入特性
iI/mA
-1.0 - 0.5
0.5
O
-0.5
1.0 1.5 2.0
1.4
uI/V
V
iI
mA
+
u_ I
Vcc
&
uO
-1.0
-1.5
40A
-2.0 (a)输入特性
(b)测试电路
①输入短路电流：IIS=-1.07mA
②输入漏电流：IIH= 1IB1( 1<0.01) 约为40 A
35
4.加电后，CMOS器件输入端不能悬空 ①输入电位不定（此时输入电位由保护二极管 的反向电阻比来决定），从而破坏了电路的正 常逻辑关系； ②由于输入阻抗高，易接受外界噪声干扰，使电 路产生误动作； ③极易使栅极感应静电，造成栅击穿。
36
二、其它类型的CMOS电路
1.CMOS与非门 (1)电路结构 两个反相器的负载管并联，驱动管串联。 (2)工作原理
图3.2.16 54LS/74LS系列与非门（54LS/74LS00)的电路结构
25
表3.2.1 不同系列TTL门电路的性能比较
参数名称
TTL门电路系列名称
54/74 54H/74H 54S/74S 54LS/74LS
tpd(ns) 10
6
4
10
功耗/每门 (mW)
10
22.5
20
2
pd(ns·mW) 100 135
IIH:负载门输入漏电流。
29
②只有一个OC门输出低电平：(uOUO(Lma)x)
V C C u O R L (I G (m m a IIx ) L)
RL
VC CuO IG(max)mIIL
VCC UOL(max) IG(max) mIIL
I G（max）：OC门最大灌电流 I IL：负载门低电平输入电流
10
2.三极管反相器
(1)工作原理
Vcc (+12V) VD (+3V)
3.4V
RC
0.2V
R1 iB
iC
A (u1)
R2
-V BB (-12V)
D
F (uO)
结论：P=A
A
1
F
（a）电路
（b）逻辑符号
图3.1.4三极管反相器电路
(2)负载能力
灌电流负载 拉电流负载 11
3.2 TTL门电路
一、 典型TTL与非门
（如高电平≥2.4V ; 低电平≤0.4 V ）
③扇入系数：NI
④扇出系数：NO
I G (max) I IS
I 和，
L
(max)
I IH
中较小的一个。
通常NO≥8。
18
(5)动态特性
①传输延迟
uI
&
uO
uI
tPHL
uO
tPLH
图3.2.11 TTL与非门的传输延迟
19
tpdtPHL 2tPLH
uI/V
30
(4)OC门的应用 ①线与 ②用于接口电路，实现TTL ③作驱动器
CMOS 电平转换
31
4.三态输出TTL门（TS门） (1)三态输出与非门组成及工作原理 (2)典型用途 ①构成总线结构 ②双向数据传输 三态门应用举例-1 三态门应用举例-2
32
第四节 CMOS门电路
CMOS门电路的特点: ①制作工艺简单，集成度高； ②工作电源允许的变化范围大，功耗低； ③输入阻抗高，扇出系数大； ④抗干扰能力强。 CMOS反相器（串联互补）、CMOS传输门（并 联互补）是CMOS集成电路的基本组件。
40
图3.1.1三极管开关电路
41
图3.1.2三极管截止和饱和时的等效电路
42
图3.1.3三极管瞬时开关特性 43
uI
toff
ton
uO
若 ton1.5n,tsof f 3.5n,则 suI的最高频率 fmaxton 1toff113.520M 0Hz
44
(a)灌电流负载等效图
最大灌电流时：三极管处于临界饱和且满足ICM要求 若 ICS>ICM 则 IG(maxI)CM V CR C C0.3
28
(3)外接电阻RL 的确定 设n个门并接，驱动 m个负载门的输入端。
①所有OC门输出高电平 (uOUOH (mi)n)
V C u C O R L ( n O Im H I) H I
RL
VCCuO nO I HmIIH
VCC UOH(min) nIOH mIIH
IOH:OC门输出漏电流；
结论： UI =3.4V时，T1倒置放大。
50
uO/V
3.0
2.4
2.0
1.0
0.4
0
0.5 1.0 1.5 2.0 2.5 uI/V Uoff ≥0.8V Uon ≤2.0V
51
2.4V 1
1
UNH
2.0V
0.4V
UNL 0 0
uO
uI
uO uI
1
1
0.8V
G1
G2
图3.2.4输入端噪声容限示意图
3.4 CMOS门电路
一、CMOS反相器 二、其它类型的CMOS电路
3
第3章 集成逻辑门电路
（1）掌握双极性晶体管和MOS管的开关特性和有 关参数。
（2）了解TTL、CMOS基本逻辑门的功能和主要 外部电气特性。
4
一、逻辑门电路
1.概念 实现基本逻辑运算和复合逻辑运算的单元电路。
2.发展 3.地位
33
一、CMOS反相器
1.电路结构 NMOS、PMOS管串联互补。 开启电压 分别为 UTN、UTP ，为正常工作，要求：
VDD> UTP + UTN 2.工作原理 3.电压传输特性和电流转移特性
34
静态参数
①UOL=0V， UOH=VDD （电压利用率高） ② UT 12VDD ③噪声容限 在CC4000系列CMOS电路的性能指标中规定： 在输出高、低电平的变化不大于10%VDD的条件 下，输入信号低，高电平允许的最大变化量。
(2)降低电阻的阻值 提高了三极管的开 关速度使tpd ↓。 tpd ≈6ns,但加大了 电路的静态功耗。
(1)输出级采用 达林顿结构三极管； 减小了门电路输出高电平时的输出电阻。 图3.2.13 54H/74H系列与非门（54H/74H00)的电路结构
22
2. 54S/74S系列
(2)引入有源泄放电路。
模拟电子第三章 单击此处添加副标题
第3章 集成逻辑门电路
一、逻辑门电路 二、数字集成电路的分类 三、本章内容
3.1 分立元件门电路
一、二极管“与门”电路 二、二极管“或门”电路 三、“非”门电路（反相器）
2
3.2 TTL门电路
一、 典型TTL与非门 二、 改进型TTL与非门 三、 其它类型的TTL门电路
结论：F=A+B
9
三、“非”门电路（反相器）
1.三极管开关特性 (1)截止条件：e结反偏，c结反偏 (2)饱和条件：e结正偏，c结正偏；
iBIBSICSVCC R U CCES
在数字电路中，只利用截止区（关态）和饱和区（开态）
(3)三极管瞬时开关特性 ton（开启时间）、toff（关闭时间） ton、toff限制了电路的最高工作速度。
52
定义时，只用一个输入端，当有2个或2个以上输 入端并联时，输入电流如何？
1 2
IIS
&
IIS
2IIH
IIH &
UIH
53
图3.2.6 输入负载特性
54
uI RI
(c) 等效电路 图3.2.6 输入负载特性
55
56
(a) uO=UOH时输出特性
(b)拉电流负载示意
图3.2.8 uO=UOH时TTL与非门输出特性
80
20
26
三、 其它类型的TTL门电路
典型TTL与非门的输入、输出特性仍适用 1.TTL或非门 2.TTL异或门 3.集电极开路的门电路（OC门） (1)引入OC门的原因 ①由于是推拉式输出，输出端不能直接并联，
不能实现线与功能。
27
②输出高电平是固定的，缺乏灵活性。 ③不能直接驱动大电流、高电压的负载。 (2)OC门 ①概念 ②逻辑符号 ③使用时，需外接电源和电阻 (VCC,RL)
加速T5 的导通或 截止，使tpd ↓。 tpd =3~5ns，电路 的静态功耗仍比 较大。
(1)引入抗饱和三极管。 减轻三极管的饱和深度，使tpd ↓。 图3.2.14 54S/74S系列与非门（54S/74S00)的电路结构
23
u0/V
3.0
2.0
1.0
O 0.4 0.8 1.2 1.6
uI/V
若 ICS<ICM 则 IG(maxI)CS VCR C C0.7
图3.1.5负载等效电路
45
最大拉电流的确定： (iD=0) 图3.1.5负载等效电路
46
A
&
F
B
(a)电路
（b）逻辑符号
图3.2.1典型TTL与非门
47
图3.2.2 T1结构及输入级逻辑等效电路
48
uO/V a b 3.0
数据信号 I 控制信号 C
&
O
5
二、数字集成电路的分类
SSI
1.按集成度
MSI LVSLISI
6
54/74 54/74H
54/74S
TTL
双极型 ECL
I2L
54/74LS 54/74ALS 54/74AS 54/74FAST
2.按制造工艺
PMOS MOS型 NMOS 4000
1.电路结构: 输入级、 中间级、 输出级 2.工作原理：设UIH=3.4V UIL=0.2V Uon=0.7V VCC=5V (1) A=B=1, Y=0 开态 (2) A=0, B=1, Y=1 关态 (3) A=1, B=0, Y=1 关态 (4) A=0, B=0, Y=1 关态
结论：Y=AB
带缓冲级的CMOS与非门
37
2.CMOS 或非门 (1)电路结构 两个反相器的负载管串联，驱动管并联。 (2)工作原理
带缓冲级的CMOS或非门
CMOS电路举例-4
38
3.CMOS双向传输门 (1)电路结构 NMOS、PMOS管并联互补。 (2)工作原理 CMOS电路举例-5
39
作业题 3.1 (a) 3.4 3.9 3.2 3.5 3.11 3.3 3.6 3.16
b
②bc段(线性区)
c 2.0
0.6 V<uI<1.3V, T2放大,T5截止
1.0
de
③cd段(转折区)
0 0.5 1.0 UT1.5 uI/V
1.3 V<uI<1.5V, T2放大→饱和, T5 放大→饱和 (a)电压传输特性
阀值电压（开启电压)UT=1.4V
④de段(饱和区)
1.5V<uI, T2 、T5饱和, uO=0.2V
（b）电压传输特性
图3.2.14 54S/74S系列与非门（54S/74S00)的电路结构
24
3.54LS/74LS 系列
(3)引入SBD（无 电荷存储效应） 代替 多发射极 三极管。
(4)引入D3、D4 加速关态 → 开
态过程。
(1)提高电阻值。 (2)引入抗饱和三极管和有源泄放回路。
tpd =10ns。
12
3.TTL与非门的主要外部特性
(1)电压传输特性
主要静态参数
①输出逻辑高电平和低电平 uO/V a b
标准值 合格值 3.0
c
高电平UOH 3.4V
≥2.4V 2.0
低电平UOL 0.2V
≤0.4V 1.0
de
②阀值电压： UT=1.4V
0
③关门电平、开门电平及噪声容限
0.5 1.0 UT1.5 uI/V (a)电压传输特性
c 2.0
1.0
de
V
0 0.5 1.0UT1.5 uI/V
Vcc
&
+
_uI
uO V
（a）电压传输特性
（b）测试电路
图3.2.3 TTL与非门电压传输特性
49
①ab段(截止区)
uI<0.6V, T1深饱和, uB2<0.7V, uO=3.4V 结论： UI=0.2V时，T1深饱和
uO/V 3.0
a
2个或2个以上输入端并联时，输入电流如何？
图3.2.5 输入特性曲线
14
(3)输入负载特性
T2截止或
①当
uI
<1.3V时，T5截止
T2导通，但忽略其分流作
用，因其处于放大状态。
uI VC R1C uRBI E 1.RI ①
②当 uI =1.4V时，T5导通，箝位于1.4V
③稳定输出高电平，则RI 0.91K ④稳定输出低电平，则 RI2.5 K（此时uI =1.4V ）
0.1ns 3.4
54/74系列，10ns左右 0.2
uI
u0
1
u0/V 3.4
已知tpd=10ns
0.2
t
t
20
②动态尖峰电流

icc
ICCH
ICCL
O
t
O
t
图3.2.12 动态尖峰电流
Vcc与地间接退耦电容以消除尖峰电流带来的 电路间的串扰。
21
二、 改进型TTL与非门
1. 54H/74H系列
15
⑤
&
“1”
悬空引脚为1.4V左右
直流5V档内阻20K 5
⑥多余输入端的处理
与信号端并接；经一个电阻（大于1 K）接
电源正极；接地。
16
(4)输出特性 ①拉电流负载
②灌电流负载
G1 UOH &
驱动门 iL
G2 &
负载门
UOL &
IG 驱动门
& 负载门
17
从输出特性曲线能看出允许的最大拉电流和灌电流。
CMOS 54/74HC/HCT Bi-CMOS型 74/54AC/ACT
7
3.1 分立元件门电路
一、二极管“与门”电路
3V A 0
B
12V
二极管为理想的
F
0V
逻辑0
二极管“与门”电路 3V
逻辑1
结论：F=AB
8
二、二极管“或门”电路
3V A
0
B
F
二极管“或门”电路
二极管为理想的
0V 逻辑0 3V 逻辑1