第三章存储系统习题参考答案1.有一个具有20位地址和32位字长的
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
第3章 习题及解答
第3章习题解答3-1 解释下列名词：存储元，存储单元，存储体，存储容量，存取周期。
答：基本存储元是用来存储一位二进制信息0或1。
存储单元需要n个存储元才能组成一个存储单元。
存储体是存储单元的集合。
存储容量就是存储器可以容纳的二进制信息的数量，常以字节（Byte）为单位。
存储周期时间是指存储器完成一次的存取操作所需的时间，即存储器进行两次连续、独立的操作（或读写）之间所需的时间，用TM表示。
3-2 存储器是怎么分类的？主存储器主要有哪些技术指标？计算机的存储系统为什么要由几个层次组成？主要有哪些层次？答：可根据存储元件的性能及使用方法进行不同的分类；按存储器按存储介质分类, 可分为磁存储器、半导体存储器和光存储器。
按照存取方式不同，存储器可分为RAM，SAM，DAM，ROM。
按信息可保存性的不同，存储器可分为易失性存储器和永久性存储器。
存储器的主要指标有存储容量，存取速度和存储器带宽。
对存储器的要求是容量大、存取速度快、成本低。
但是在一个存储器中同时要满足这三个方面的要求是很困难的。
为了解决这方面的矛盾，现代计算机的存储器采用三级存储系统，它们是缓冲存储器、主存储器和外存储器。
3-3 存储器的功能是什么？答：存储器是计算机中信息的存放地，是CPU与外界进行数据交流的窗口，是计算机中的核心组成部分。
3-4 半导体DRAM和SRAM的主要差别是什么？为什么DRAM芯片的地址一般要分两次接收？答：顾名思义，静态RAM的数据更新之后能够自保持，而动态RAM的数据需要不断动态刷新才能自保持。
DRAM一般容量大，内部存储单元多采用行+列结构，为了进一步降低芯片的封装成本，为了避免地址口线数量过多，因此进行随机操作时多需要分两次传输。
3-5 ROM分几类？各类的优缺点如何？并说明在计算机主存中设置ROM区域的目的。
答：根据半导体制造工艺的不同，可分为MROM、PROM、EPROM、EEPROM和Flash Memory。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
(蔡老师提供)第3章 多层次的存储器习题参考答案
第3章 多层次的存储器习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
第三章 存储系统练习题(答案)
14、交叉存储器实质是一种 (A)存储器， 它能( ) 执行( ) 独立的读/写操作。
A.模块式，并行，多个； B.模块式，串行，多个； C.整体式，并行，一个； D.整体式，串行，多个。
2021/10/10
10
15、一个四体并行交叉存储器，每个模 块的容量是16K×32位，存取周期为 200ns，在下述说法中(B )是正确的。
2021/10/10
5
9、某机字长32位，其存储容量为1MB。 若按字编址，它的寻址范围是 ( C )。
A. 0~（1M-1）； B. 0~（512K-1）B； C.0~（256K-1）； D.0~256KB。
2021/10/10
6
10、某计算机的字长是32位，其存储容 量为4MB。若按半字编址，它的寻址 范围是 ( C )。
2021/10/10
4
8、某计算机的字长是16位，它的存储容 量是64KB，按字编址，它的寻址范围 是 ( C)。
A.64K； ( 0~(64K-1) )(0~64K) B.32KB； ( 0~32KB ) C.32K； ( 0~(32K-1) )(0~32K) D.64KB。 ( 0~64KB )
2021/10/10
2
4、计算机的存储器采用分级存储体系（多 级结构）的主要目的是( D )。
A. 便于读/写数据；
B. 减小机箱的体积；
C. 便于系统升级；
D. 解决存储容量、价格和存取速度之间的 矛盾。
5、某SRAM芯片，其存储容量为64K×16 位，该芯片的地址线和数据线数目为( D)。
A. 64，16；
A. 在200ns内，该存储器能向CPU提供 256位二进制信息；
B. 在200ns内，该存储器能向CPU提供 128位二进制信息；
《计算机组成与体系结构》白中英第三版课后答案
[x]补=0.11011 [y]补=1.00001
(0) 1 1 0 1 1 ×) (1) 0 0 0 0 1 ----------------------------------
(0) 1 1 0 1 1 (0) 0 0 0 0 0 （0) 0 0 0 0 0 (0) 0 0 0 0 0 (0) 0 0 0 0 0 (0) (1) (1) (0) (1) (1) ----------------------------------------(1) 0 0 1 0 1 1 1 0 1 1
（略）
13． "计算机应用"与"应用计算机"在概念上等价吗？用学科角度和计算机系统的层次结构来寿 命你的观点。
课后答案网
www.khd课后a答w案.网com
（略）
第二章运算方法和运算器 习题参考答案
1. 写出下列各数的原码、反码、补码、移码表示（用 8 位二进制数）。其中 MSB 是最高位（又 是符号位）LSB 是最低位。如果是小数，小数点在 MSB 之后；如果是整数，小数点在 LSB 之后。 (1) -35/64 (2) 23/128 (3) -127 (4) 用小数表示-1 (5) 用整数表示-1
2． 数字计算机如何分类？分类的依据是什么？
解：分类：
数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。
分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。
[x]移=0.0111010
计算机组成原理前3章课后习题参考答案-
白中英第五版计算机组成原理课后习题参考答案第一章计算机系统概述4、冯•诺依曼型计算机的主要设计思想是什么它包括哪些主要组成部分答：冯•诺依曼型计算机的主要设计思想是存储程序和程序控制，其中存储程序是指将程序和数据事先存放到存储器中，而程序控制是指控制器依据存储的程序来控制全机协调地完成计算任务。
总体来讲，存储程序并按地址顺序执行，这就是冯•诺依曼型计算机的主要设计思想。
5、什么是存储容量什么是单元地址什么是数据字什么是指令字答：见教材P8和P10。
7、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据答：见教材P10。
第二章运算方法和运算器】1、写出下列各整数的原码、反码、补码表示（用8位二进制数）。
3、有一个字长为32位的浮点数，符号位1位，阶码8位，用移码表示，尾数23位，用补码表示，基数为2，请写出：（1）最大数的二进制表示阶码用移码表示，题中并未说明具体偏移量，故此处按照移码的定义，即采用偏移量为27=128，则此时阶码E的表示范围为0000 0000~1111 1111，即0~255，则在上述条件下，浮点数为最大数的条件如下：所以最大数的二进制表示为：0 1111 1111 1111 1111 1111 1111 1111 1111 111对应十进制真值为：+（1-2-23）×2127（2）最小数的二进制表示浮点数为最小数的条件如下：所以最小数的二进制表示为：1 1111 1111 0000 0000 0000 0000 0000 000对应十进制真值为：-1×2127（3）规格化数所表示数的范围规格化要求尾数若为补码表示，则符号位和最高有效位符号必须不同。
（A）浮点数为最大正数的条件如下：所以最大正数的二进制表示为：0 1111 1111 1111 1111 1111 1111 1111 1111 111 对应十进制真值为：+（1-2-23）×2127（B）浮点数为最小正数的条件如下：所以最小正数的二进制表示为：0 0000 0000 1000 0000 0000 0000 0000 000对应十进制真值为：+2-1×2-128=+2-129（C）浮点数为最大负数的条件如下：所以最大负数的二进制表示为：0 0000 0000 0111 1111 1111 1111 1111 111对应十进制真值为：-（2-1+2-23）×2-128（D）浮点数为最小负数的条件如下：所以最小负数的二进制表示为：0 0000 0000 0000 0000 0000 0000 0000 000对应十进制真值为：-1×2127所以，规格化数所表示数的范围如下：正数+2-129~+（1-2-23）×2127负数-2127 ~-（2-1+2-23）×2-1284、将下列十进制数表示成IEEE754标准的32位浮点规格化数。
计算机系统结构第三章（习题解答）
1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。
⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？是多少？⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。
试以r 和命中率h 来表示访问效率e 。
⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？是多少？⑸ 对于⑷中的命中率实际上很难达到，对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到假设实际的命中率只能达到0.96。
现在采用一种缓冲技术来解决这个问题。
采用一种缓冲技术来解决这个问题。
当访问当访问M 1不命中时，不命中时，把包括被访问数把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。
请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。
答：答：⑴ 整个存储系统的每千字节平均成本为：整个存储系统的每千字节平均成本为：12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++´=+´+´=不难看出：当s1/s2非常小的时候，上式的值约等于c2。
即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。
⑵ 存储系统的等效存取时间t a 为：为：2t )h 1(1t hta´-+´=⑶r)h 1(h 1t )h 1(t h t t t e 211a1´-+=´-+´==⑷ 将数值代入上式可以算得：h>99.95% ⑸通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。
计算机组成原理第三章课后题参考答案.doc
第三章课后习题参考答案1．有一个具有 20 位地址和 32 位字长的存储器，问：（1）该存储器能存储多少个字节的信息（2）如果存储器由 512K×8位 SRAM芯片组成，需要多少芯片（3）需要多少位地址作芯片选择解：（ 1）∵ 2 20= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（ 1024K/512K）×（ 32/8 ）= 8 （片）（3）需要 1 位地址作为芯片选择。
3．用 16K×8位的 DRAM芯片组成 64K×32 位存储器，要求：(1)画出该存储器的组成逻辑框图。
(2)设 DRAM芯片存储体结构为 128 行，每行为 128×8 个存储元。
如单元刷新间隔不超过 2ms，存储器读 / 写周期为μS, CPU 在 1μS内至少要访问一次。
试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少解：（ 1）组成 64K×32 位存储器需存储芯片数为N=（64K/16K）×（ 32 位/8 位） =16（片）每 4 片组成 16K×32 位的存储区，有 A13-A0作为片内地址，用 A15 A14经 2：4 译码器产生片选信号，逻辑框图如下所示：（ 2）根据已知条件， CPU 在期为，如果采用集中刷新，有1us 内至少访存一次，而整个存储器的平均读64us 的死时间，肯定不行；/ 写周所以采用分散式刷新方式：设 16K×8位存储芯片的阵列结构为 128 行× 128 列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=(?s) 取存储周期的整数倍 ?s 的整数倍 )则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为 t MAXt MAX＝× 2－＝ ( μ S)对全部存储单元刷新一遍所需时间为t Rt R＝× 128=64 ( μS)4．有一个 1024K× 32 位的存储器，由128K× 8 位 DRAM芯片构成。
计组课后习题答案
计算机组成原理习题参考答案仅供参考，与考试无直接关联第一章计算机系统概论习题参考答案1．比较数字计算机和模拟计算机的特点。
解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。
两者主要区别见P1 表1.1。
2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。
通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。
分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。
3．数字计算机有那些主要应用？（略）4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。
存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。
主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。
5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。
单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。
数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。
指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。
6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。
程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。
7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
第三章课后题参考答案
第三章课后习题参考答案1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB（2）（1024K/512K）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。
如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行；所以采用分散式刷新方式：设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=15.6(μs) 取存储周期的整数倍15.5μs(0.5的整数倍)则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为tMAX＝15.5×2－0.5＝30.5 (μS)tMAX对全部存储单元刷新一遍所需时间为tRt＝0.5×128=64 (μS)R4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
第三章存储系统习题参考答案1.有一个具有20位地址和32位字长的
第三章存储系统习题参考答案1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。
2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？（2）个模块板内共有多少DRAM芯片?（3）主存共需多少DRAM芯片? CPU如何选择各模块板？解：(1). 共需模块板数为m：m=÷224=4(块)(2). 每个模块板内有DRAM芯片数为n:n=(224/222) ×(64/8)=32 (片)(3) 主存共需DRAM芯片为：4×32=128 (片)每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。
一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：（2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。
(完整word版)计算机组成原理期末试题及答案
第一章计算机系统概论计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。
早起将运算器和控制器合在一起称为CPU（中央处理器）。
目前的CPU包含了存储器，因此称为中央处理器。
存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。
计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。
习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？存储器所有存储单元的总数称为存储器的存储容量。
每个存储单元都有编号，称为单元地址。
如果某字代表要处理的数据，称为数据字。
如果某字为一条指令，称为指令字7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序第二章运算方法和运算器按对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。
1第三章 内部存储器CPU 能直接访问内存（cache 、主存）双端口存储器和多模块交叉存储器属于并行存储器结构。
cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体系。
要求cache 的命中率接近于1适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。
习题： 1设有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片；（3）需要多少位地址做芯片选择？(1)字节M 4832*220= (2)片84*28*51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：（1） 若每个内存条16M ×64位，共需几个内存条？（2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选择各内存条？(1). 共需模块板数为m ：m=÷2^24=4(块)(2). 每个模块板内有DRAM 芯片数为32 (片)(3) 主存共需DRAM 芯片为：4*32=128 (片)每个模块板有32片DRAM 芯片，容量为16M ×64位，需24根地址线(A23~A0) 完成模块板内存储单元寻址。
计算机组成原理第3章习题参考答案
第3章习题参考答案 【2 】1.设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储若干字节的信息？(2) 假如存储器由512K×8位SRAM 芯片构成,须要若干片？ (3) 须要若干位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 须要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K 8位的芯片构成字长为32位的存储器,则须要每4片为一组进行字长的位数扩大,然后再由2组进行存储器容量的扩大.所以只需一位最高位地址进行芯片选择. 2.已知某64位机主存采用半导体存储器,其地址码为26位,若应用4M×8位的DRAM 芯片构成该机所许可的最大主存空间,并选用内存条构造情势,问; (1) 若每个内存条为16M×64位,共需几个内存条? (2) 每个内存条内共有若干DRAM 芯片?(3) 主存共需若干DRAM 芯片? CPU 若何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需若干1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片,共有4个内存条,故CPU 选择内存条用最高两位地址A24和A25经由过程2：4译码器实现;其余的24根地址线用于内存条内部单元的选择.3.用16K×8位的DRAM 芯片构成64K×32位存储器,请求：(1) 画出该存储器的构成逻辑框图.(2) 设存储器读/写周期为0.5μS,CPU 在1μS 内至少要拜访一次.试问采用哪种刷新方法比较合理?两次刷新的最大时光距离是若干?对全体存储单元刷新一遍所需的现实刷新时光是若干? 解：(1) 用16K×8位的DRAM 芯片构成64K×32位存储器,须要用16448163264=⨯=⨯⨯K K 个芯片,个中每4片为一组构成16K×32位——进行字长位数扩大(一组内的4个芯片只稀有据旌旗灯号线不互连——分离接D0D7.D8D15.D16D23和D24D31,其余同名引脚互连),须要低14位地址(A0A13)作为模块内各个芯片的内部单元地址——分成行.列地址两次由A0A6引脚输入;然后再由4组进行存储器容量扩大,用高两位地址A14.A15经由过程2：4译码器实现4组中选择一组.画出逻辑框图如下.(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0RAS 1RAS 2RAS 3A 0~A 13A 14 A 15A 0~A 6A 0~A 6 A 0~A 6 A 0~A 6 WE WE2-4译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWERASRASRAS(2) 设刷新周期为2ms,并设16K 8位的DRAM 构造是1281288存储阵列,则对所有单元全体刷新一遍须要128次(每次刷新一行,共128行)若采用分散式刷新,则每2ms 中的最后1280.5s=64s 为分散刷新时光,不能进行正常读写,即消失64s 的逝世时光若采用疏散式刷新,则每1s 只能拜访一次主存,而标题请求CPU 在1μS 内至少要拜访一次,也就是说拜访主存的时光距离越短越好,故此办法也不是最合适的比较合适采用异步式刷新：采用异步刷新方法,则两次刷新操作的最大时光距离为s msμ625.151282=,可取15.5s;对全体存储单元刷新一遍所需的现实刷新时光为：15.5s 128=1.984ms;采用这种方法,每15.5s 中有0.5s 用于刷新,其余的时光用于访存(大部分时光中1s 可以拜访两次内存).4.有一个1024K×32位的存储器,由128K×8位的DRAM 芯片构成.问： (1) 总共须要若干DRAM 芯片? (2) 设计此存储体构成框图.(3) 采用异步刷新方法,如单元刷新距离不超过8ms,则刷新旌旗灯号周期是若干? 解： (1) 须要32488128321024=⨯=⨯⨯K K 片,每4片为一组,共需8组(2) 设计此存储体构成框图如下所示.(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0 A 0~A 16A 17 A 18 A 0~A 8WE WE3-8 译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWE(17)(18) (19) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) (30) (31) (32) CPUA 0~A 16WED 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31A 19RAS 0RAS 1RAS 2RAS 3RAS 4RAS 5RAS 6RAS 7RAS 1 RAS 2 RAS 3 RAS 4 RAS 5 RAS 6 RAS 7WE(3) 设该128K 8位的DRAM 芯片的存储阵列为5122568构造,则假如选择一个行地址进行刷新,刷新地址为A0A8,那么该行上的2048个存储元同时进行刷新,请求单元刷新距离不超过8ms,即要在8ms 内进行512次刷新操作.采用异步刷新方法时须要每隔s msμ625.155128=进行一次,可取刷新旌旗灯号周期为15.5s. 5.请求用256K×l6位SRAM 芯片设计1024K×32位的存储器.SRAM 芯片有两个掌握端：当CS 有用时,该片选中.当W/R ＝1时履行读操作,当W/R=0时履行写操作. 解：片82416256321024=⨯=⨯⨯K K ,共需8片,分为4组,每组2片即所设计的存储器单元数为1M,字长为32,故地址长度为20位（A19~A0）,所用芯片存储单元数为256K,字长为16位,故占用的地址长度为18位（A17~A0）.由此可用字长位数扩大与字单元数扩大相联合的办法构成构成全部存储器字长位数扩大：同一组中2个芯片的数据线,一个与数据总线的D15~D0相连,一个与D31~D16相连;其余旌旗灯号线公用(地址线.片选旌旗灯号.读写旌旗灯号同名引脚互连)字单元数扩大：4组RAM芯片,应用一片2:4译码器,各组除片选旌旗灯号外,其余旌旗灯号线公用.其存储器构造如图所示6.用32K×8位的E2PROM芯片构成128K×16位的只读存储器,试问：(1) 数据存放器若干位?(2) 地址存放器若干位?(3) 共需若干个E2PROM芯片?(4) 画出此存储器构成框图.解：(1) 体系16位数据,所以数据存放器16位(2) 体系地址128K＝217,所以地址存放器17位(3)共需片82483216128=⨯=⨯⨯K K ,分为4组,每组2片(4) 构成框图如下32K ⨯8 CPUA 0~A 14D 0~7A 15 W/R2-4 译码A 1632K ⨯832K ⨯832K ⨯832K ⨯8 32K ⨯8 32K ⨯8 32K ⨯8D 0~7CSY 0CSCSCSY 1Y 2Y 3A 0~A 14D 0~D 7D 8~15 数据 寄存器 地址 寄存器D 8~15W/RW/R 7．某机械中,已知配有一个地址空间为0000H 3FFFH 的ROM 区域.如今再用一个RAM 芯片(8K×8)形成40K×l6位的RAM 区域,肇端地为6000H.假设RAM 芯片有CS 和WE 旌旗灯号掌握端.CPU 的地址总线为A15A0,数据总线为D15D0,掌握旌旗灯号为W R /(读/写),MREQ (访存),请求： (1) 画出地址译码计划. (2) 将ROM 与RAM 同CPU 衔接. 解：(1) 因为RAM 芯片的容量是8K×8,要构成40K×16的RAM 区域,共须要片1025881640=⨯=⨯⨯K K ,分为5组,每组2片;8K=213,故低位地址为13位：A12~A0每组的2片位并联,进行字长的位扩大有5组RAM 芯片,故用于组间选择的译码器应用3:8译码器,用高3位地址A15~A13作译码器的选择输入旌旗灯号地址分派情形：0000H3FFFH6000H7FFFH8000H9FFFHA000H BFFFHC000H DFFFHE000H FFFFH注：RAM1RAM5各由2片8K8芯片构成,进行字长位扩大各芯片组内部的单元地址是A12~A0由全0到全1(2) ROM.RAM与CPU的衔接如图：8K ⨯8 CPU A 0~A 12D 8~15 A 15 R/ W 3-8 译码A 14 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 CS Y 0CS CS CS Y 2Y 4Y 6A 0~A 12D 0~D 7D 0~7D 0~7WEA 0~A 12WE A 13MREQ E 8K ⨯8 8K ⨯8 D 8~15CSCSCSCSCSCSROM 16K ⨯8OEY 1 Y 3Y 5Y 78.设存储器容量为64M,字长为64位,模块数m=8,分离用次序和交叉方法进行组织.存储周期T ＝100ns,数据总线宽度为64位,总线传送周期,=50ns.求：次序存储器和交叉存储器的带宽各是若干? 解：次序存储器和交叉存储器持续读出m = 8个字的信息总量都是：q = 64位×8 = 512位次序存储器和交叉存储器持续读出8个字所需的时光分离是：t1 = mT = 8×100ns = 8×10-7s t2 = T+(m-1)τ = 100ns+7×50ns = 450 ns = 4.5×10-7 s次序存储器和交叉存储器的带宽分离是： W1=q/t1=512/(8×10-7)=64×107[位/s] W2=q/t2=512/(4.5×10-7)=113.8×107 [位/s]9.CPU 履行一段程序时,cache 完成存取的次数为2420次,主存完成存取的次数为80次,已知cache 存储周期为40ns,主存存储周期为240ns,求cache ／主存体系的效力和平均拜访时光. 解：cache 的射中率：%8.968024202420=+=+=m c c N N N h主存慢于Cache 的倍率：640240===c m t t r Cache/主存体系的效力：%2.86968.0561)1(1=⨯-=-+=h r r e平均拜访时光：ns e t t c a 4.46862.040===10.已知cache 存储周期40ns,主存存储周期200ns,cache/主存体系平均拜访时光为50ns,求cache 的射中率是若干?解：已知cache ／主存体系平均拜访时光ta=50ns 因为m c a t h t h t )1(-+*= 所以有%75.934020050200=--=--=c m a m t t t t h 11.某盘算机采用四体交叉存储器,今履行一段小轮回程序,此程序放在存储器的持续地址单元中,假设每条指令的履行时光相等,并且不须要到存储器存取数据,请问鄙人面两种情形中（履行的指令数相等）,程序运行的时光是否相等. (1) 轮回程序由6条指令构成,反复履行80次. (2) 轮回程序由8条指令构成,反复履行60次.解：设取指周期为T,总线传送周期为τ,每条指令的履行时光相等,并设为t0,存储器采用四体交叉存储器,且程序存放在持续的存储单元中,故取指令操作采用流水线存取方法,两种情形程序运行的总的时光分离为： (1)t = (T+5τ+6t0)*80 = 80T+400τ+480 t0 (2) t = (T+7τ+8t0)*60 = 60T+420τ+480 t0 所以不相等12.一个由主存和Cache 构成的二级存储体系,参数界说如下：Ta 为体系平均存取时光,T1为Cache 的存取时光,T2为主存的存取时光,H 为Cache 射中率,请写出Ta 与T1.T2.H 参数之间的函数关系式. 解：21)1(T H T H T a *-+*=13.一个组相联cache 由64个行构成,每组4行.主存储器包含4K 个块,每块128个字.请表示内存地址的格局. 解：主存4K 个块,每块128个字,共有4K 128=219个字,故主存的地址共19位; 共4K 个块,故块地址为12位;每块128个字,故块内的字地址为7位 Cache 有64行,每组4行,共16组,故组号4位,组内页号2位 组相联方法是组间直接映射,组内全相联映射方法;所以主存的块地址被分为两部分：低4位为在cache 中的组号,高8位为标记字段,即19位内存地址的格局如下：tag 组号 字地址 14.有一个处理机,内存容量1MB,字长1B,块大小16B,cache 容量64KB,若cache 采用直接映射式,请给出2个不同标记的内存地址,它们映射到同一个cache 行. 解： Cache 共有个行1221664=BKB,行号为12位 采用直接映射方法,所以cache 的行号i 与主存的块号j 之间的关系为：第11页，－共11页 m j i mod =,m 为cache 的总行数20位的内存地址格局如下：tag行号 字地址 4位 12位 4位两个映射到同一个cache 行的内存地址知足的前提是：12位的行号雷同,而4位的标记不同即可,例如下面的两个内存地址就知足请求：0000 000000000000 0000=00000H 与0001 000000000000 0000=10000H15.假设主存容量16M 32位,cache 容量64K 32位,主存与cache 之间以每块432位大小传送数据,请肯定直接映射方法的有关参数,并画出主存地址格局.解：由已知前提可知Cache 共有个行位位1423243264=⨯⨯K ,行号为14位 主存共有个块位位2223243216=⨯⨯M ,块地址为22位,由行号和标记构成cache 的行号i 与主存的块号j 之间的关系为：m j i mod =,m 为cache 的总行数设32位为一个字,且按字进行编址,则24位的内存地址格局如下：tag 行号 字地址补充：从下列有关存储器的描写中,选择出准确的答案：A ．多体交叉存储重要解决扩充容量问题.B ．拜访存储器的请求是由CPU 发出的.C ．cache 与主存同一编址,即主存空间的某一部分属于cache.D ．cache 的功效全由硬件实现.答： D。
计算机组成原理第3章习题参考答案解析
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
组成原理课后习题答案..
1. 写出下列各数的原码、反码、补码表示 （用8位二进制数）。其中MSB是最高位 （又是符号位）LSB是最低位。 (1)[-35]原=10100011;[-35]反=11011100 [-35]补=11011101 (2) [127]原= [127]反=[127]补= 01111111； (3) [-127 ]原=11111111； [-127]反=10000000； [-127]补=10000001；
7. 用原码阵列乘法器、补码阵列乘法器分 别计算X×Y。 （2）x = -11111 y = - 11011 解：a）带求补器的原码阵列乘法：
|x|=11111, |y|= 11011
x * y=01101000101
b）带求补器的补码阵列 [x]补 = 100001, [y]补 = 100101 乘积符号位单独运算1⊕1＝0 尾数部分算前求补输出│X│＝11111，│y│ ＝11011
(2)根据已知条件，CPU在1us内至少访存一次，而 整个存储器的平均读/写周期为0.5us， 假定16K*8位的DRAM芯片用128*1024矩阵存储元构 成，如果采用集中刷新，有64us的刷新死时间， 肯定不行；如果采用分散刷新，则每1us只能访存 一次，也不行。 所以采用异步式刷新方式。刷新时只对128行进行 异步方式刷新，则刷新间隔为2ms/128 = 15.625us，可取刷新信号周期大约为15.5us,则两 次刷新的最大时间间隔为ｔｍａｘ＝15.5(μ S) 对全部存储单元刷新一遍所需实际刷新时间为 t＝0.5×128=64(μ S) (注意假设的刷新时间不能大于0.5μ S）
（3）X=11011 Y=-10011 解：先写出x和y的变形补码，再计算它们的差 [x]补=0011011 [y]补=1101101 [-y]补=0010011 [x-y]补=[x]补+[-y]补=0011011 +0010011 = 0101110 ∵运算结果双符号不相等 ∴ 01为正溢出
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章存储系统习题参考答案
1．有一个具有20位地址和32位字长的存储器，问：
（1）该存储器能存储多少个字节的信息？
（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？
（3）需要多少位地址作芯片选择？
解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片）
（3）需要1位地址作为芯片选择。
2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？
（2）个模块板内共有多少DRAM芯片?
（3）主存共需多少DRAM芯片? CPU如何选择各模块板？
解：(1). 共需模块板数为m：
m=÷224=4(块)
(2). 每个模块板内有DRAM芯片数为n:
n=(224/222) ×(64/8)=32 (片)
(3) 主存共需DRAM芯片为：4×32=128 (片)
每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。
一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：
(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷
新一遍所需的实际刷新时间是多少？
解：（1）组成64K×32位存储器需存储芯片数为
N=（64K/16K）×（32位/8位）=16（片）
每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：
（2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。
设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则异步刷新的间隔时间为：
则两次刷新的最大时间间隔发生的示意图如下
可见，两次刷新的最大时间间隔为ｔｍａｘ
ｔｍａｘ＝15.5-0.5=15 (μS)
对全部存储单元刷新一遍所需时间为t R
t R ＝0.5×128=64 (μS)
7．某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。
现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有和信号控制端。
CPU
的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/(读/写)，(访存)，要求：（1）画出地址译码方案。
（2）将ROM与RAM同CPU连接。
解：（1）依题意，主存地址空间分布如右图所示，可选用2片27128(16K×8位)的EPROM作为ROM区；10片的8K×8位RAM片组成40K×16位的RAM区。
27128需14位片内地址，而RAM需13位
片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下:
（2）
8．存储器容量为64M，字长64位，模块数m = 8，分别用顺序方式和交叉方式进行组织。
存储周期T = 100ns,数据总线宽度为64位，总线周期τ = 50ns .问顺序存储器和交叉存储器的带宽各是多少？
解：信息总量： q = 64位×8 =512位
顺序存储器和交叉存储器读出8个字的时间分别是：
t2 = m T = 8×100ns =8×10 (s)
t1 = T + (m - 1)= 100 + 7×50 = 4.5 ×10 (s)
顺序存储器带宽是：
W2 = q / t2 = 512÷（8×10 ）= 64 ×10（位/ S）
交叉存储器带宽是：
W1 = q / t1 = 512÷（4.5 ×10）= 113.8 ×10（位/ S）
9． CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。
解：先求命中率h
h=nc/(nc +nm )＝2420÷(2420＋80)＝0.968
则平均访问时间为ta
ta＝0.968×40＋(1-0.968) ×240＝46.4(ns)
r ＝240÷40＝6
cache/主存系统的效率为e
e＝1/[r＋(1－r)×0.968]＝86.2％
10．已知Cache存储周期40ns，主存存储周期200ns，Cache/主存系统平均访问时间为50ns，求Cache的命中率是多少？
解：∵ ta = tc× h +tr×(1-h)
∴ h =(ta-tr)/(tc-tr)=(50-200)/(40-200)=15/16=0.94
11．主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？
解：已知主存容量为4MB，虚存容量为1GB
∵ ＝4M ∴物理地址为22位
又∵ ＝1G ∴虚拟地址为30位
页表长度为1GB÷4KB＝230÷212=218=256K
14．假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是
0,1,2.4,2,3,0,2,1.3,2号。
用列表法求采用LRU替换策略时的命中率。
解：
∴命中率为
15．从下列有关存储器的描述中，选择出正确的答案：
A．多体交叉存储主要解决扩充容量问题；
B．访问存储器的请求是由CPU发出的；
C． Cache与主存统一编址，即主存空间的某一部分属于Cache;
D． Cache的功能全由硬件实现。
解： D
16．从下列有关存储器的描述中，选择出正确的答案：
A．在虚拟存储器中，外存和主存一相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程；
B．在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操作系统将被访问页面从外存调到内存，必要时还要先把被淘汰的页面内容写入外存；
C．存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其他用户程序，又要防止一个用户访问不是分配给他的主存区，以达到数据安全和保密的要求。
解：C。