一种数字预失真器的实现方法

1542011年第01期，第44卷 通 信 技 术 Vol.44，No.01,2011总第229期 Communications Technology No.229,Totally一种数字预失真器的实现方法王飞俊， 金明录， 孙 鹏（大连理工大学 电子信息与电气工程学部，辽宁 大连 116024）【摘 要】针对功率放大器引起的非线性失真问题，提出一种基于极坐标查找表的数字基带预失真系统，使用Altera DSP Builder Quartus II等工具软件完成该系统的设计、综合与适配。

仿真及实验结果表明，该系统能较好的补偿功率放大器的非线性失真，且具有占用现场可编程门阵列（FPGA）硬件资源少，系统复杂度低的特点。

【关键词】极坐标查找表；数字预失真；现场可编程门阵列；硬件实现【中图分类号】TN919.72 【文献标识码】B【文章编号】1002-0802(2011)01-0154-03 An Implementation of Digital PredistorterWANG Fei-jun， JIN Ming-lu， SUN Peng(Faculty of Electronic Information and Electrical Engineering, Dalian University of Technology, Dalian Liaoning 116024, China)【Abstract】For the distortion caused by power amplifier, a polar look-up table-based digital baseband predistortion system is proposed, and its design, synthesis and fit are realized by tools such as Altera DSP Builder and Quartus II. The simulation results indicate that the proposed system could effectively compensate nonlinearity of the power amplifier at little accupation of FPGA hardware resource and low complexity.【Key words】polar look-up table; digital predistortion; FPGA; hardware implementation0 引言现代数字通信系统中普遍存在由功率放大器引起的非线性失真问题。

为了解决放大器的非线性问题，常用的线性化技术有功率回退法、负反馈技术、前馈线性化、包络消除与恢复、非线性器件线性化和预失真技术等[1-3]。

预失真技术具有性能好、实现灵活和成本低等优点，是其中最具发展潜力的一种线性化技术。

预失真常用的实现方法主要有基于多项式和基于查找表这两种。

基于多项式的预失真方法具有复杂度高、实现困难和精度不理想等问题[4]，因此当前预失真器的硬件实现普遍采用基于查找表的方法。

但是现有的设计方法中一类需要使用处理器，处理器的速度会成为整个系统的瓶颈[5]；另一类需要进行复数乘法运算，而一次复数乘法相当于四次实数乘法和两次加/减法，使系统的复杂度大大增加。

因此，这里以Altera公司生产的Cyclone II系列FPGA芯片为核心，综合使用DSP Builder和Quartus II等工具软件，兼顾硬件实现的面积和速度，设计并实现了基于极坐标查找表的数字基带预失真器。

该设计方案不需要引入处理器，各运算模块由基本电路构成，以满足系统高速的要求；同时，不引入复数运算，所有的计算都在整数域内完成，以满足系统低复杂度的要求。

1 数字预失真器的设计方案数字基带预失真的基本思想，是让基带信号先通过非线性的预失真系统，该系统的非线性特性与功率放大器的非线性互补，从而使系统整体呈现出线性的特性[6]，预失真的系[7]图1 预失真系统框假设预失真器的传输特性函数为(||)mF V，功率放大器的传输特性函数为(||)dG V，通过调整预失真器的传输函数，使之满足：(||)(||)m dF VG V K⋅=。

（1）即实现了基带信号的无失真传输，式（1）中K表示功收稿日期：2010-07-20。

基金项目：国家自然科学基金项目——部分修正RLS算法及多项式预失真技术研究（批准号：60871046）。

作者简介：王飞俊（1986-），男，硕士研究生，主要研究方向为自适应预失真算法及其FPGA实现；金明录（1958-），男，博士研究生导师，教授，主要研究方向为信号与信息系统基础理论与技术；孙 鹏（1976-），工程师，博士研究生，主要研究方向为非线性自适应滤波。

155放的线性增益，是一个常数。

数字基带预失真器的实现方法有很多，这里采用基于极坐标查找表的数字自适应设计方案，图2描述了该系统的工作原理，其中虚线部分是数字预失真器的硬件实现框图。

图2 预失真平台如图2所示，输入信号是基带信号的同相分量I 和正交分量Q ，通过直角坐标和极坐标（R/P ）的转换得到基带信号的幅度分量i R 和相位分量i θ；由幅度信号的量化值做地址索引，在幅度表和相位表中找到相应的幅度增益和相位增益，从而完成对输入基带信号的幅度与相位分量的预补偿，可以用数学公式表示为：()=d R i R F R ，（2）()=−d i i F R θθθ，（3）其中，R F 和F θ分别表示幅度表和相位表的传输特性函数，d R 和d θ则为基带信号预失真后的幅度分量和相位分量。

预失真后的信号经D/A 转换和上变频传递到功率放大器的输入端，同时功率放大器的输出经下变频和A/D 转换反馈到数字预失真器。

功率放大器对信号的非线性影响可以表示为：()=o R d R G R ， （4）()=+o d d G R θθθ，（5）其中，R G 和G θ分别表示为非线性功率放大器的AM/AM 和AM/PM 的传输特性函数，o R 和o θ则为功放输出端反馈信号的幅度和相位分量。

通过比较功放输出端的反馈信号和期望信号，可得到幅度误差R e 和相位误差e θ分别为：=−R i o e R R ， （6） =−i o e θθθ。

（7）现采用最小均方（LMS ）算法[8]，可得到幅度表和相位表的自适应更新方程为：1()()R i n R i n R R F R F R e µ+=+⋅，（8） 1()()i n i n F R F R e θθθθµ+=+⋅。

（9）上式中，R µ和θµ分别表示幅度表和相位表的更新步长。

该步长决定预失真器收敛速度的快慢和稳定性，通过幅度表和相位表的自适应更新，使幅度误差R e 和相位误差e θ逐步减小。

2 预失真器的硬件实现根据数字基带预失真器的实现算法，在Matlab/Simulink 环境下使用DSP Builder 工具箱，选择设计所需的多路选择器、数据总线、双端口RAM 和乘法器等模块，建立数字预失真器的系统级模型，如图3所示。

其中查找表电路、自适应模块和控制电路的设计是关键，下述主要对这三个部分的设计进行说明。

图3 数字预失真器的模型2.1 查找表的实现在DSP Builder 工具箱中选择两个双端口RAM 模块，分别用作幅度表和相位表，即图3中的AM_RAM 和PM_RAM 。

d 和q 分别为RAM 的输入和输出端口，rdad 和wrad 分别为RAM 的读地址和写地址总线，wren 则是读写使能端口，wren 为高电平时写操作有效。

由输入基带信号的幅度量化值做地址索引，在RAM 的对应项中找到相应的幅度增益和相位增益，完成一次预失真操作。

由于双端口RAM 的读地址和写地址是分开的，它的读、写功能相互独立，便于每次查表后，完成表项内容的更新。

2.2 自适应模块的实现图3中的模块LMS_AM 和LMS_PM 分别表示幅度表和相位表的自适应模块，幅度自适应模块的内部结构如图4所示，它由一个减法器、一个总线转换器和一个加法器组成。

在图4中，先由减法器计算出幅度误差R e ；然后，将幅度误差R e 右移一位，即乘以更新步长R µ，R µ=0.5；最后，由加法器计算出新的幅度增益值，从而完成一次幅度表的更新。

相位自适应模块的工作原理与之类似。

图4 幅度自适应模块156 2.3 控制电路的实现如图3所示，左上角的controller 模块为预失真系统的控制器，是一个用硬件描述语言（VHDL ）设计的状态机，用来完成参数初始化、训练模式和正常传输模式这三种工作状态的转换，并产生双端口RAM 所需的读写使能信号。

图3中的多路选择器则用于为该系统在不同工作状态下选择相应的数据通道。

3 实验及仿真结果在Matlab/Simulink 环境下，对预失真系统进行仿真。

输入信号为16QAM 基带信号，成型滤波器是滚降系数为0.5的升余弦滤波器，功率放大器采用Saleh 模型[9-10]，其AM/AM 与AM/PM 传输特性函数分别表示为：2()1R R R a rG r r β=+，（10）22π()31a r G r r θθθβ=⋅+， （11）其中2=R a ，1=R β；1==a θθβ。

原始信号以及预失真前后功放输出端的星座图如图5所示，功率谱密度曲线如图6所示。

由图5可见，失真信号的星座图已完全变形，不能分辨出原有的星座位置，而经预失真校正后的信号星座图与原始信号的星座图基本一致。

由图6可见，经预失真校正后的信号带外功率谱密度比未校正的降低了25 dB 左右，与原始信号基本重叠。

图5和图6表明，采用预失真器以后，有效图6 功率谱密度曲线的对比以上的仿真结果是系统级的算法验证。

在DSP Builder 工具箱中，调用SignalCompiler 模块将系统模型文件转换为VHDL 文件。

经综合、适配后，在Quartus II 中进行时序仿真，得到的时序仿真波形如图7所示。

图7 系统的时序仿真波形图7中，clock 为系统时钟信号，sclrp 为系统复位信号，Ain 和Pin 分别表示预失真器的幅度和相位输入，Aout 和Pout 分别表示功率放大器的幅度和相位输出反馈。

图7的仿真结果表明，幅度和相位的输出反馈信号与预失真器的输入信号相同，仅存在硬件延迟的差别。

通过时序仿真，验证了逻辑设计的正确性，最终的VHDL 设计代码经编译后生成的.sof 文件通过电缆下载到Cyclone II 系列的FPGA 芯片EP2C35F672C6中。