DSP-第9讲-片上外设资料
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
定时器控制寄存器(TCR)：包含定时器的控制和状态位。
§9.3.1 定时器寄存器—续
定时器号 定时器0
定时器1 (仅C5402有)
定时器的寄存器
定时器地址
寄存器
0024h
TIM
0025h
PRD
0026h
TCR
0030h
TIM1
0031h
PRD1
0032h
TCR1
描述 定时器寄存器 定时器周期寄存器 定时器控制寄存器 定时器1寄存器 定时器1周期寄存器 定时器1控制寄存器
C54x DSP有两种类型的PLL ： 硬件可配置的 ；软件可编程的
NC(不连接)
外部时钟信号
VDD
输出
晶体振荡器
NC GND
§9.4.2 硬件可配置的PLL
硬件配置的PLL：就是通过配置C54x的3个引脚CLKMD1、 CLKMD2和CLKMD3的状态，来选定时钟方式。
模式选择引脚
时钟模式
CLKMD1 CLKMD2 CLKMD3
§9.4时钟发生器
§9.4.1 时钟发生器的硬件连 接
时钟发生器可以采用两种方法实 现：
(1)使用具有内部振荡电路的晶体振荡器 （必须配置CLKMD引脚以使能内部振 荡器 ）
(2)使用外部时钟 （可以采用封装好的晶体 振荡器，此时内部振荡器无效）
C54x DSP的时钟发生器包括一 个内部振荡器和一个锁相环(PLL)
选项1
0
0
0
使用外部时钟源，PLL×3
选项2 使用外部时钟源，PLL×5
1
1
0
使用外部时钟源，PLL×2 使用外部时钟源，PLL×4
1
0
0
使用内部振荡器，PLL×3 使用内部振荡器，PLL×5
0
1
0
使用外部时钟源，PLL×1.5 使用外部时钟源，PLL×4.5
0
0
1
使用外部时钟源，时钟频率 使用外部时钟源，时钟频率
§9.3.1 定时器寄存器—TCR
位 位15～12
位11 位10
位9～6 位5
位4
位3～0
名称 保留位
Soft Free
PSC TRBபைடு நூலகம்
TSS
TDDR
复位时的值 0 0
-
0
0000
功能
读总为0
Soft与Free位一起结合使用，决定当在高级语言调试时遇 到断点时定时器的状态。
Free Soft 定时器状态 0 0 定时器立即停止工作 0 1 定时器减到0时，停止工作 1 X 定时器继续运行
读为0 例： 从PLL×3模式→DIV/2模式。
STM #0b，CLKMD ；转换为DIV模式 TstStatu： LDM CLKMD，A
AND #01b，A ；查询PLLSTATUS位 BC TstStatu，ANEQ ；ANEQ表示(A) ≠0
§9.4.3 软件可配置的PLL—续
(4)改变PLL乘法系数 (思想：PLL→DIV→PLL，因为只有在DIV模式时，
§9.3.2 定时器操作—续
2．开放定时器中断的操作步骤 (假定INTM=1：所有可屏蔽中断被禁止)：
(1)将IFR中的TINT位置1，清除尚未处理完(挂起)的 定时器中断。 (2)将IMR中的TINT位置1，使能定时器中断。 (3)将ST1中的INTM位清0，全局使能中断。
例：CPU时钟频率10MHz，要求每秒钟执行一个中 断服务程序，问如何设置寄存器PRD 和TDDR的 值？
才能改变以下几个值：PLLMUL，PLLCOUNT， PLLON/OFF) 步骤：
(1)清除PLLNDIV位为0，选择DIV模式。 (2)查询PLLSTATUS位，直到该位变为0，表示DIV模式有 效。 (3)修改CLKMD，设置PLLMUL、PLLDIV和PLLNDIV位， 以获得所期望的频率乘法系数。
§9.1 片内外设映射寄存器
地址范围：0020h—005Fh(第0页数据页面 )
存储器映射控制寄存器可以控制外设: 设置和清 除控制寄存器的位可以使能、禁止、初始化和动 态重配置外设器件。
存储器映射数据寄存器可以从外设取数据或者将 数据传输到外设。
C5402的片内外设映射寄存器
§9.2 通用I/O
§9.3.2 定时器操作—续
定时器可用于产生外设电路(如模拟接口电路)所 需的采样时钟信号。一种方法是使用 TOUT信号 为外设提供时钟；另一种方法是利用中断，周期 地读一个寄存器。
1．初始化定时器的步骤： (1)将TCR中的TSS位置1，停止定时器。 (2)加载PRD。 (3)重新加载TCR：加载TDDR， TSS=0重新启动定时器 TRB=1复位片内定时器 (TIM加载PRD中的值，而PSC加载TDDR的值)
CLKMD1 0 0 0 1 1 1 1 0
CLKMD2 0 0 1 0 1 1 0 1
CLKMD3 0 1 0 0 0 1 1 1
CLKMD复位值 E007h 9007h 4007h 1007h F007h 0000h F000h -
时钟模式 使用内部振荡器，PLL×15 使用内部振荡器，PLL×10 使用内部振荡器，PLL×5 使用内部振荡器，PLL×2 使用内部振荡器，PLL×1 使用内部振荡器，1/2(禁止PLL) 使用内部振荡器，1/4(禁止PLL)
PLLCOUNT，PLLON/OFF 一旦PLLNDIV位被置1，PLLCOUNT定时器开始减计数
直到0。 当完成了PLL模式转换时，CLKMD的PLLSTATUS位读
为1。 例：C549 DSP转换DIV模式为PLL×3模式，输入CLKIN
频率为13MHz，并且PLLCOUNT=18(十进制)： 19us/(16/13M)≈16<18 STM #0010 0 00010010 111b，CLKMD
C54x DSP提供了两个通用I/O引脚 分支转移控制输入引脚(/BIO)：用于监视外
设器件的状态。 外部标志输出引脚(XF)：为外设提供信号，
XF引脚由软件控制 。
设置ST1寄存器的XF位为1 ：SSBX XF 清除XF位为0：RSBX 1，13
BC和XC指令
BC和XC指令的条件
§9.3 定时器
4位的预定标计数器（减1计数器） 当PSC减到0时或者定时器复位： PSC加载TDDR的内容，TIM减少1
定时器重载。当TRB复位时(=1)，复位片内定时器。 TIM加载PRD中的值,而PSC加载TDDR的值,TRB读总为0
定时器停止状态。停止或启动片内定时器。 复位时，TSS被清除并且定制其立即启动计数。 TSS=0时，计数器开始工作 TSS=1时，计数器停止工作
§9.4.3 软件可配置的PLL—续
(3)时钟模式由PLL模式转换为DIV模式
通过加载CLKMD寄存器来完成 PLLNDIV=0，选择DIV模式 设置PLLMUL位 从PLL模式转换为DIV模式时，会在一个短暂的延迟后完成
这两种模式之间的转换 ，所以不用设置PLLCOUNT 当完成了DIV模式转换时，CLKMD寄存器的PLLSTATUS位
第9讲 TMS320C54x DSP的片内外设
C54x DSP具有的主要外设
通用I/O引脚 定时器 时钟发生器 软件可编程的等待状态发生器 可编程的分区转换模块 主机接口(HPI) 串行接口，包括标准同步串行接口、带缓冲的串
行接口(BSP)、多通道缓冲串行接口(McBSP)和 时分复用串行接口(TDM) 直接存储器访问(DMA)控制器
定时器分频系数。指定片内定时器的分频系数(周期)。 当PSC减计数到0时，PSC载入TDDR的内容
§9.3.2 定时器操作
主定时器模块：由PRD和TIM组成
预定标器模块：由TCR的TDDR和PSC位组成
定时器由CPU提供时钟
系统复位
定时器重载
定时器分频系数(4bit)
预定标计数器(4bit)
TstStatu： LDM CLKMD，A AND #1b，A ；查询PLLSTATUS位 BC TstStatu，ANEQ STM #0000 0 01111101 111b，CLKMD ；转换为PLL×1模式
§9.4.3 软件可配置的PLL—续
(5)紧跟复位后的PLL操作
复位后，时钟模式由三条外部引脚的值决定，即 CLKMD1、CLKMD2和CLKMD3。通过修改CLKMD 的内容，可以很容易实现从初始时钟模式向任何其他 模式的转换。
保留(旁路模式)
§9.4.3 软件可配置的PLL—续
软件可编程PLL 的方法：对16位存储器映射时钟模 式寄存器(CLKMD)编程加载PLL，以配置所要求的 时钟方式。
CLKMD(地址为58h)：包含定时器的控制和状态位
§9.4.3 软件可配置的PLL—续
位
名称
功
能
15～12 PLLMUL PLL乘法系数(乘法器)。
0：启动 1：停止
定时器中断送到 CPU
定时器输出引 脚（84）
§9.3.2 定时器操作—续
定时器中断的周期： TOUT周期＝(TDDR+1)×(PRD+1) ×CLKOUT
CLKOUT为CPU时钟周期， PRD为定时器周期值， TDDR为定时器分频系数。 当复位时，PRD=FFFFH，TIM=FFFFH， TDDR=0H，TSS=0 （可见复位时，定时器已经开始工作）
片内定时器可以用于周期地产生中断。最高分辨率 为处理器的CPU时钟速度。通过带4位预定标器的16 位计数器，获得较大范围的定时器频率。
§9.3.1 定时器寄存器
片内定时器是可编程的，由三个16位的寄存器组成
定时器寄存器(TIM)：减1计数器，可加载周期寄存器(PRD) 的值。
定时器周期寄存器(PRD)：时间常数寄存器，用于重载定 时器寄存器(TIM)。
除以2
除以2
1
1
1
使用内部振荡器，时钟频率 使用内部振荡器，时钟频率
除以2
除以2
1
0
1
使用外部时钟源，PLL×1 使用外部时钟源，PLL×1
0
1
1
停止模式
停止模式
§9.4.3 软件可配置的PLL
具有软件可编程PLL的DSP器件可以选用两种时钟方式之一来配置： (1)PLL模式—倍频：CLKIN×倍频系数 (从0.25～15共31个) (2)DIV模式—分频：CLKIN除以2或4 1．复位时的时钟模式 (由3个外部引脚的状态所决定)
11 10～3
2 1 0
PLLDIV PLLCOUNT
PLLON/OFF PLLNDIV
PLLSTATUS
PLL乘法系数(除法器)。
PLL计数器值。每16个输入时钟CLKIN到来后PLL计数器减1。 （提供牵引时间：从PLL工作到PLL提供稳定时钟所需的时间） PLL计数器可以用于确保处理器直到PLL锁定之后才被锁定，以 便只有有效的时钟信号送到DSP
(4)设置PLLCOUNT位为所期望的锁定时间。
§9.4.3 软件可配置的PLL—续
注：在除以2模式和除以4模式之间的转换是不可能的。为了 转换这两种模式，时钟发生器必须首先设置为PLL模式， 然后设置回期望的除数配置的DIV模式。
例：将时钟模式从PLL×(X)转换为PLL× 1： STM #0b，CLKMD ；转换为DIV模式
PLL开/关。与PLLNDIV一起使能或禁止时钟发生器的PLL部分
PLLON/OFF PLLNDIV PLL状态
0
0
关
0
1
开
1
0
开
1
1
开
PLL时钟发生器选择。 PLLNDIV=0时，工作在分频器(DIV)模式 PLLNDIV=1时，工作在PLL模式
PLL状态。表示时钟发生器的工作模式： PLLSTATUS=0时，分频器(DIV)模式 PLLSTATUS=1时，PLL模式
(PLLMUL+1)÷2 PLLMUL÷4
§9.4.3 软件可配置的PLL—续
2．软件可编程PLL的编程注意事项 (1)使用PLLCOUNT可编程锁定定时器 PLL锁定定时器是一个减1计数器 每16个CLKIN计数器减1 锁定延迟时间可以设置为0～4080(255×16)个CLKIN周期。 公式
§9.4.3 软件可配置的PLL—续
PLL的乘法系数 （CLKOUT=CLKIN×乘法系数）
PLLNDIV 0 0 1 1 1 1
PLLDIV X X 0 0 1 1
PLLMUL 0～14 15 0～14 15
0或偶数 奇数
乘法系数 0.5 (/2) 0.25 (/4)
PLLMUL+1 1(旁路)
TCLKIN为输入时钟周期，LockupTime为所要求的PLL锁定时 间。 为了安全，也可以将PLLCOUNT设置为全1，即最大值
§9.4.3 软件可配置的PLL—续
§9.4.3 软件可配置的PLL—续
(2)时钟模式由DIV模式转换为PLL模式
通过修改PLLMUL、 PLLDIV和PLLNDIV位来完成 只有在DIV模式时，才能改变以下几个值：PLLMUL，
§9.3.1 定时器寄存器—续
定时器号 定时器0
定时器1 (仅C5402有)
定时器的寄存器
定时器地址
寄存器
0024h
TIM
0025h
PRD
0026h
TCR
0030h
TIM1
0031h
PRD1
0032h
TCR1
描述 定时器寄存器 定时器周期寄存器 定时器控制寄存器 定时器1寄存器 定时器1周期寄存器 定时器1控制寄存器
C54x DSP有两种类型的PLL ： 硬件可配置的 ；软件可编程的
NC(不连接)
外部时钟信号
VDD
输出
晶体振荡器
NC GND
§9.4.2 硬件可配置的PLL
硬件配置的PLL：就是通过配置C54x的3个引脚CLKMD1、 CLKMD2和CLKMD3的状态，来选定时钟方式。
模式选择引脚
时钟模式
CLKMD1 CLKMD2 CLKMD3
§9.4时钟发生器
§9.4.1 时钟发生器的硬件连 接
时钟发生器可以采用两种方法实 现：
(1)使用具有内部振荡电路的晶体振荡器 （必须配置CLKMD引脚以使能内部振 荡器 ）
(2)使用外部时钟 （可以采用封装好的晶体 振荡器，此时内部振荡器无效）
C54x DSP的时钟发生器包括一 个内部振荡器和一个锁相环(PLL)
选项1
0
0
0
使用外部时钟源，PLL×3
选项2 使用外部时钟源，PLL×5
1
1
0
使用外部时钟源，PLL×2 使用外部时钟源，PLL×4
1
0
0
使用内部振荡器，PLL×3 使用内部振荡器，PLL×5
0
1
0
使用外部时钟源，PLL×1.5 使用外部时钟源，PLL×4.5
0
0
1
使用外部时钟源，时钟频率 使用外部时钟源，时钟频率
§9.3.1 定时器寄存器—TCR
位 位15～12
位11 位10
位9～6 位5
位4
位3～0
名称 保留位
Soft Free
PSC TRBபைடு நூலகம்
TSS
TDDR
复位时的值 0 0
-
0
0000
功能
读总为0
Soft与Free位一起结合使用，决定当在高级语言调试时遇 到断点时定时器的状态。
Free Soft 定时器状态 0 0 定时器立即停止工作 0 1 定时器减到0时，停止工作 1 X 定时器继续运行
读为0 例： 从PLL×3模式→DIV/2模式。
STM #0b，CLKMD ；转换为DIV模式 TstStatu： LDM CLKMD，A
AND #01b，A ；查询PLLSTATUS位 BC TstStatu，ANEQ ；ANEQ表示(A) ≠0
§9.4.3 软件可配置的PLL—续
(4)改变PLL乘法系数 (思想：PLL→DIV→PLL，因为只有在DIV模式时，
§9.3.2 定时器操作—续
2．开放定时器中断的操作步骤 (假定INTM=1：所有可屏蔽中断被禁止)：
(1)将IFR中的TINT位置1，清除尚未处理完(挂起)的 定时器中断。 (2)将IMR中的TINT位置1，使能定时器中断。 (3)将ST1中的INTM位清0，全局使能中断。
例：CPU时钟频率10MHz，要求每秒钟执行一个中 断服务程序，问如何设置寄存器PRD 和TDDR的 值？
才能改变以下几个值：PLLMUL，PLLCOUNT， PLLON/OFF) 步骤：
(1)清除PLLNDIV位为0，选择DIV模式。 (2)查询PLLSTATUS位，直到该位变为0，表示DIV模式有 效。 (3)修改CLKMD，设置PLLMUL、PLLDIV和PLLNDIV位， 以获得所期望的频率乘法系数。
§9.1 片内外设映射寄存器
地址范围：0020h—005Fh(第0页数据页面 )
存储器映射控制寄存器可以控制外设: 设置和清 除控制寄存器的位可以使能、禁止、初始化和动 态重配置外设器件。
存储器映射数据寄存器可以从外设取数据或者将 数据传输到外设。
C5402的片内外设映射寄存器
§9.2 通用I/O
§9.3.2 定时器操作—续
定时器可用于产生外设电路(如模拟接口电路)所 需的采样时钟信号。一种方法是使用 TOUT信号 为外设提供时钟；另一种方法是利用中断，周期 地读一个寄存器。
1．初始化定时器的步骤： (1)将TCR中的TSS位置1，停止定时器。 (2)加载PRD。 (3)重新加载TCR：加载TDDR， TSS=0重新启动定时器 TRB=1复位片内定时器 (TIM加载PRD中的值，而PSC加载TDDR的值)
CLKMD1 0 0 0 1 1 1 1 0
CLKMD2 0 0 1 0 1 1 0 1
CLKMD3 0 1 0 0 0 1 1 1
CLKMD复位值 E007h 9007h 4007h 1007h F007h 0000h F000h -
时钟模式 使用内部振荡器，PLL×15 使用内部振荡器，PLL×10 使用内部振荡器，PLL×5 使用内部振荡器，PLL×2 使用内部振荡器，PLL×1 使用内部振荡器，1/2(禁止PLL) 使用内部振荡器，1/4(禁止PLL)
PLLCOUNT，PLLON/OFF 一旦PLLNDIV位被置1，PLLCOUNT定时器开始减计数
直到0。 当完成了PLL模式转换时，CLKMD的PLLSTATUS位读
为1。 例：C549 DSP转换DIV模式为PLL×3模式，输入CLKIN
频率为13MHz，并且PLLCOUNT=18(十进制)： 19us/(16/13M)≈16<18 STM #0010 0 00010010 111b，CLKMD
C54x DSP提供了两个通用I/O引脚 分支转移控制输入引脚(/BIO)：用于监视外
设器件的状态。 外部标志输出引脚(XF)：为外设提供信号，
XF引脚由软件控制 。
设置ST1寄存器的XF位为1 ：SSBX XF 清除XF位为0：RSBX 1，13
BC和XC指令
BC和XC指令的条件
§9.3 定时器
4位的预定标计数器（减1计数器） 当PSC减到0时或者定时器复位： PSC加载TDDR的内容，TIM减少1
定时器重载。当TRB复位时(=1)，复位片内定时器。 TIM加载PRD中的值,而PSC加载TDDR的值,TRB读总为0
定时器停止状态。停止或启动片内定时器。 复位时，TSS被清除并且定制其立即启动计数。 TSS=0时，计数器开始工作 TSS=1时，计数器停止工作
§9.4.3 软件可配置的PLL—续
(3)时钟模式由PLL模式转换为DIV模式
通过加载CLKMD寄存器来完成 PLLNDIV=0，选择DIV模式 设置PLLMUL位 从PLL模式转换为DIV模式时，会在一个短暂的延迟后完成
这两种模式之间的转换 ，所以不用设置PLLCOUNT 当完成了DIV模式转换时，CLKMD寄存器的PLLSTATUS位
第9讲 TMS320C54x DSP的片内外设
C54x DSP具有的主要外设
通用I/O引脚 定时器 时钟发生器 软件可编程的等待状态发生器 可编程的分区转换模块 主机接口(HPI) 串行接口，包括标准同步串行接口、带缓冲的串
行接口(BSP)、多通道缓冲串行接口(McBSP)和 时分复用串行接口(TDM) 直接存储器访问(DMA)控制器
定时器分频系数。指定片内定时器的分频系数(周期)。 当PSC减计数到0时，PSC载入TDDR的内容
§9.3.2 定时器操作
主定时器模块：由PRD和TIM组成
预定标器模块：由TCR的TDDR和PSC位组成
定时器由CPU提供时钟
系统复位
定时器重载
定时器分频系数(4bit)
预定标计数器(4bit)
TstStatu： LDM CLKMD，A AND #1b，A ；查询PLLSTATUS位 BC TstStatu，ANEQ STM #0000 0 01111101 111b，CLKMD ；转换为PLL×1模式
§9.4.3 软件可配置的PLL—续
(5)紧跟复位后的PLL操作
复位后，时钟模式由三条外部引脚的值决定，即 CLKMD1、CLKMD2和CLKMD3。通过修改CLKMD 的内容，可以很容易实现从初始时钟模式向任何其他 模式的转换。
保留(旁路模式)
§9.4.3 软件可配置的PLL—续
软件可编程PLL 的方法：对16位存储器映射时钟模 式寄存器(CLKMD)编程加载PLL，以配置所要求的 时钟方式。
CLKMD(地址为58h)：包含定时器的控制和状态位
§9.4.3 软件可配置的PLL—续
位
名称
功
能
15～12 PLLMUL PLL乘法系数(乘法器)。
0：启动 1：停止
定时器中断送到 CPU
定时器输出引 脚（84）
§9.3.2 定时器操作—续
定时器中断的周期： TOUT周期＝(TDDR+1)×(PRD+1) ×CLKOUT
CLKOUT为CPU时钟周期， PRD为定时器周期值， TDDR为定时器分频系数。 当复位时，PRD=FFFFH，TIM=FFFFH， TDDR=0H，TSS=0 （可见复位时，定时器已经开始工作）
片内定时器可以用于周期地产生中断。最高分辨率 为处理器的CPU时钟速度。通过带4位预定标器的16 位计数器，获得较大范围的定时器频率。
§9.3.1 定时器寄存器
片内定时器是可编程的，由三个16位的寄存器组成
定时器寄存器(TIM)：减1计数器，可加载周期寄存器(PRD) 的值。
定时器周期寄存器(PRD)：时间常数寄存器，用于重载定 时器寄存器(TIM)。
除以2
除以2
1
1
1
使用内部振荡器，时钟频率 使用内部振荡器，时钟频率
除以2
除以2
1
0
1
使用外部时钟源，PLL×1 使用外部时钟源，PLL×1
0
1
1
停止模式
停止模式
§9.4.3 软件可配置的PLL
具有软件可编程PLL的DSP器件可以选用两种时钟方式之一来配置： (1)PLL模式—倍频：CLKIN×倍频系数 (从0.25～15共31个) (2)DIV模式—分频：CLKIN除以2或4 1．复位时的时钟模式 (由3个外部引脚的状态所决定)
11 10～3
2 1 0
PLLDIV PLLCOUNT
PLLON/OFF PLLNDIV
PLLSTATUS
PLL乘法系数(除法器)。
PLL计数器值。每16个输入时钟CLKIN到来后PLL计数器减1。 （提供牵引时间：从PLL工作到PLL提供稳定时钟所需的时间） PLL计数器可以用于确保处理器直到PLL锁定之后才被锁定，以 便只有有效的时钟信号送到DSP
(4)设置PLLCOUNT位为所期望的锁定时间。
§9.4.3 软件可配置的PLL—续
注：在除以2模式和除以4模式之间的转换是不可能的。为了 转换这两种模式，时钟发生器必须首先设置为PLL模式， 然后设置回期望的除数配置的DIV模式。
例：将时钟模式从PLL×(X)转换为PLL× 1： STM #0b，CLKMD ；转换为DIV模式
PLL开/关。与PLLNDIV一起使能或禁止时钟发生器的PLL部分
PLLON/OFF PLLNDIV PLL状态
0
0
关
0
1
开
1
0
开
1
1
开
PLL时钟发生器选择。 PLLNDIV=0时，工作在分频器(DIV)模式 PLLNDIV=1时，工作在PLL模式
PLL状态。表示时钟发生器的工作模式： PLLSTATUS=0时，分频器(DIV)模式 PLLSTATUS=1时，PLL模式
(PLLMUL+1)÷2 PLLMUL÷4
§9.4.3 软件可配置的PLL—续
2．软件可编程PLL的编程注意事项 (1)使用PLLCOUNT可编程锁定定时器 PLL锁定定时器是一个减1计数器 每16个CLKIN计数器减1 锁定延迟时间可以设置为0～4080(255×16)个CLKIN周期。 公式
§9.4.3 软件可配置的PLL—续
PLL的乘法系数 （CLKOUT=CLKIN×乘法系数）
PLLNDIV 0 0 1 1 1 1
PLLDIV X X 0 0 1 1
PLLMUL 0～14 15 0～14 15
0或偶数 奇数
乘法系数 0.5 (/2) 0.25 (/4)
PLLMUL+1 1(旁路)
TCLKIN为输入时钟周期，LockupTime为所要求的PLL锁定时 间。 为了安全，也可以将PLLCOUNT设置为全1，即最大值
§9.4.3 软件可配置的PLL—续
§9.4.3 软件可配置的PLL—续
(2)时钟模式由DIV模式转换为PLL模式
通过修改PLLMUL、 PLLDIV和PLLNDIV位来完成 只有在DIV模式时，才能改变以下几个值：PLLMUL，