《电子技术与技能训练》电子教案 第7章 时序逻辑电路

器都置0。 • (4)当R=1,S=1时，即在R,S端同时输入高电平，两个或非门的输出全
为0，当两输入端的高电平同时消失时，由于或非门延迟时间的差异， 触发器的输出状态是1态还是。态将不能确定，即状态不定，因此应 当避免这种情况。 • 根据上述逻辑关系，可以列出由或非门组成的基本RS触发器的真值 表，如表7-1-2所示，其时序图如图7-1-4所示。
• 7.1. 2同步RS触发器
• 在生活中，常常会遇到图7-1-7所示的情况:要等时间到了，几个门同 时打开，即同步。
上一页 下一页 返回
7. 1 RS触发器
• 通常把同步控制信号称为时钟信号，简称时钟，用CP表示。把受时 钟控制的触发器统称为时钟触发器或同步触发器。
• 1.电路组成 • 同步RS触发器是同步触发器中最简单的一种，其逻辑电路和逻辑符
上一页 下一页 返回
7. 1 RS触发器
• 4.同步触发特点 • 在CP=1的全部时间里，R和S的变化均将引起触发器输出端状态的变
化。这就是同步RS触发器的动作特点。 • 5.主从RS触发器 • 为提高触发器工作的稳定性，希望在每个CP周期里输出端的状态只
能改变一次。因此在同步RS触发器的基础上设计出了主从结构触发 器。主从结构触发器是由两级触发器构成的。其中一级直接接收输入 信号，称为主触发器，另一级接收主触发器的输出信号，称为从触发 器。两级触发器的时钟信号互补，主触发器接收输入与从触发器改变 输出状态分开进行，从而有效地克服了空翻。
上一页 返回
7.2 时钟触发器
• 7. 2.1主从JK触发器
• 1.电路组成和逻辑符号 • 将主从RS触发器的Q端和Q端反馈到G7, G8的输入端，并将S端改称
为J端，R端改为K端，即构成了主从JK触发器。逻辑图如图7-2-1（a) 所示，如图7-2-1(b)所示为逻辑符号。 • 2.逻辑功能 • (1) J=1,K=1时，在CP作用后，触发器的状态总发生一次翻转，具有 计数翻转功能。 • (2) J=0,K=1时，无论触发器的初始状态是0还是1，在CP脉冲下降沿 到来时，触发器的状态为0态，具有置0功能。 • (3) J=1,K=0时，无论触发器的初始状态是0还是1，在CP脉冲下降沿 到来时，触发器的状态为1态，具有置1功能。
第7章 时序逻辑电路
• 7. 1 RS触发器 • 7. 2 时钟触发器 • 7. 3 D触发器 • 7. 4 寄存器 • 7. 5 计数器 • 7. 6 技能训练:脉冲数显电路安装与调试
7. 1 RS触发器
• 7. 1.1基木RS触发器
• 1.“与非”型基本RS触发器 • 1)电路组成 • “与非”型基本RS触发器由两个与非门G1, G2交叉相连而成，如图7-
1-1 ( a)所示，图7-1-1(b)图为逻辑符号。 • 2)逻辑功能 • 根据R,S输入的不同，可以得出基本RS触发器的逻辑功能: • (1)R=S=1时，触发器保持原状态不变。 • (2)R=1,S=0时，触发器被置成1态。 • (3)R=0,S=1时，触发器被置成。态。 • (4)R=0,S=0时，触发器状态不定。
上一页 下一页 返回
7. 1 RS触发器
• 2)逻辑功能 • 根据R,S输入的不同，可以得出“或非型”基本RS触发器的逻辑功能: • (1)当R=0,S=0时，触发器保持原状态不变。 • (2)当R=0,S=1时，即在S端输入高电平，不论原有Q为何状态，触发
器都置1 • (3)当R=1,S=0时，即在R端输入高电平，不论原有Q为何状态，触发
下一页 返回
7.2 时钟触发器
• (4) J=0,K=0时，在CP脉冲下降沿到来时，触发器保持原来的状态不 变，触发器具有保持功能。
• 可见，主从JK触发器是一种具有保持、翻转、置0、置1功能的触发 器，其真值表如表7-2-1所示。
• 7. 2. 2边沿JK触发器
• 1.逻辑符号 • 图7-2-3所示为边沿JK触发器的逻辑符号，其中图(a)所示为CP上升
上一页 下一页 返回
7. 1 RS触发器
• 3.实际应用 • 常用的机械开关都有抖动现象，而采源自如图7-1-5 ( a)所示电路，可消
除开关的抖动。图7-1-5 ( a)中采用了RS触发器后，当开关由A扳向 召时，触点召则由于开关的弹性回跳，需要过一段时间才能稳定在低 电平，造成S在0,1之间来回变化，如图7-1-5(b )中的R,S的波形。 • 4.集成基木RS触发器 • 在实际的数字电路中，CC4043是由4个或非门基本us触发器组成的 锁存器集成电路，其引脚排列图如图7-1-6所示。CC4043功能如表71-3所示。
下一页 返回
7. 1 RS触发器
• 3)真值表 • 由“与非”型基本RS触发器的逻辑功能可列出其真值表，如表7-1-1
所示。 • 4)时序图(又称波形图) • 时序图是以输出状态随时间变化的波形图的方式来描述触发器的逻辑
功能。用波形图的形式可以形象地表达输入信号、输出信号、电路状 态等的取值在时间上的对应关系。在图7-1-1( a)所示电路中，假设触 发器的初始状态为Q=O,Q’=1，触发信号R,S的波形已知，则Q和Q’的 波形如图7-1-2所示。 • 2.“或非”型基本HS触发器 • 1)电路组成 • 基本RS触发器除了可用上述与非门组成外，也可以利用两个或非门 来组成，其逻辑图和逻辑符号如图7-1-3所示。
号如图7-1-8所示。 • 2.逻辑功能 • (1)当CP=0时,G3,G4以门被封锁，Q3=1,Q4=1，此时R,S端的输入无效，
所以触发器保持原状态不变。 • (2)当CP=1时， G3,G4以门被打开，Q3=S,Q4=R，触发器将按基本RS
触发器的规律发生变化。 • 3.真值表 • 同步RS触发器真值表如表7-1-4所示。
沿触发型，图(b)所示为CP下降沿触发型，除此之外，二者的逻辑功 能完全相同。 • 2.逻辑功能 • (1) J=1, K=1时，在CP作用后，触发器的状态总发生一次翻转，具有 计数翻转功能。
上一页 下一页 返回
7.2 时钟触发器
• (2) J=0,K=1时，无论触发器的初始状态是0还是1，在CP脉冲下降沿 (或上升沿)到来时，触发器的状态为0态，具有置0功能。