电子技术课程设计(数字频率计的设计)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
一课程设计题目:数字频率计的设计
二、功能要求
(1)主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
(2)率范围:分四1Hz~999Hz、01kHz~9.99kHz、1kHz~99.9kHz、10~999KHZ
(3)周期范围:1ms~1s。
(4)用3个发光二极管表示单位,分别对应3个高档位。
三频率计设计原理框图
正弦波
数字频率计原理框图
1
测试电路原理:在测试电路中设置一个闸门产生电路,用于产生脉冲宽度为1s 的闸门信号。改闸门信号控制闸门电路的导通与开断。让被测信号送入闸门电路,当1s闸门脉冲到来时闸门导通,被测信号通过闸门并到达后面的计数电路(计数电路用以计算被测输入信号的周期数),当1s闸门结束时,闸门再次关闭,此时计数器记录的周期个数为1s内被测信号的周期个数,即为被测信号的频率。测量频率的误差与闸门信号的精度直接相关。
被测信号
频率测量算法对应的方框图
四、各部分电路及仿真
1 整形电路部分
整形电路的目的是将三角波、正弦波变成方便计数的脉冲信号。整形电路可以直接用555定时器构成施密特触发。
本次设计采用555定时器,适当连接若干个电阻就可以构成触发器
图1-1 整形电路
将555定时器的THR和TR1两个输入端连在一起作为信号输入端,则可得到
显示电路
闸门产生
输入电路闸门计数电路
施密特触发器,为了提高其稳定性通常要在要在CON端口接入一个0.01uf左右的滤波电容。但使用555定时器的时候输入的电压应该要大于5V,本次设计直接用信号源来做输入信号,并且信号源的振幅为10V,没有用放大电路将信号放大。
2 时基电路
时基电路时用来控制闸门信号选通的时间,由于本次设计的频率计测试范围是0到999KHz,故时基信号要有1ms 10ms 100ms 1s,基于上述,还需要一个分频器分出不同的频率。设计过程如下:可用一个多谐振电路产生频率为1KHz的脉冲信号(即T=1ms),然后使用分频器产生10ms 100ms 1s。
多谐振电路可以采用555定时器或者晶体振荡器来完成。本次设计采用555定时器实现,本次设计的精确度要求比较低,而且555定时器组成的多谐振荡起的最高振荡频率只能最多1MHz,而我们将用555定时器产生1Kz的频率,满足在该范围之内。分频器采用10分频,可用74LS90或者74LS160。
图2-1555定时器构成的多谐振振荡器
555多谐振振荡器设计参数:设计一个震荡周期为1ms,输出的占空比
2
3 q
12 12
12
12
1
18
12
2
23
(2)ln20.001
10
3ln21
0.0011
48
3ln23100.69
48
R R
q
R R
R R
T R R C s
C nf
R C
R k
C
R R k
-
+
==
+
=
=+=
=
=
===Ω
⨯⨯
==Ω
占空比
周期
图2-2时基分频电路
时基电路的调测
首先调测时基信号,通过555定时器、RC阻容件构成多谐振荡器的两个暂态时间公式,选择R1=8.2KΩ ,R2=5.1KΩ,C=0.01μF。把555产生的信号接到示波器中,调节电位器使得输出的信号的频率为1KHz。同时输出信号的频率也要稳定。测完后,下面测试分频后的频率,分别接一级分频、二级分频、三级分频的输出端,测试其信号。测出来的信号频率和理论值很接近。说明电路能正常工作。
3 闸门信号
时基信号分频得的频率虽然是1ms 10ms 100ms 1s,但是它们占空比
2
3
q=,但闸门信号要求的是高电平的持续时间分别是1ms 10ms 100ms 1s,故还需要将它们一个周期的时间变为高电平,可选用4017BD。
图3-1闸门信号电路
图3-1的4017BD的脚引
CP接分频之后周期为1ms 10ms 100ms 1s,图中用信号
源来代替,信号源中的参数设为:占空比
2
3
q ,频率100Hz(对应的周期为10ms)
(注:也可以用1kHz 1Hz 10Hz来测试)。
将其作为闸门选通的信号,跟整形之后的波形用一个与非门连在一块。如下图
图3-2
图3-34017BD的脚引
CP接分频之后周期为1ms 10ms 100ms 1s,图中依旧暂
时用信号源来代替,信号源中的参数设为:占空比
2
3
q ,频率100Hz,与555定时
器构成的整形电路用与非门连接。
图3-4
4显示译码计数电路
这部分电路省去了锁存器,因为只有在高电平才计数,那么高电平一过,就不计数,也就是相当于锁存,直到下一个高电平在重新清零和计数。计数器用3个74LS90来连接,译码器用4511BD,采用共阴驱动八段数码管显示器。电路图如下
图4-1显示译码计数电路
图4-1中用了一个矩形脉冲信号来测试一下显示译码计数电路的正确性。如果能显示计数,则电路正确,否则,还需修改。其中74LS90的R0和R1脚引是用来清零信号的。