模拟锁相环测试实验

fr
PD
LF
VCO
fo
÷N
图1 简单锁相频率合成器
图2
PLL频率合成器的框图
三、 实验步骤
• 1、观察PLL频率合成器部分的电路结构和各测试点的意 义； • 2、观察基准频率。示波器探头拨到衰减10 倍位置，测量 P201的基准频率波形， • 并记录；微调VC210，使之准确谐振在 10.240000MHz， 并且幅度较大； • 3、用示波器分别测试关键点P203（PD 出）、P205（LF 出）、P206（VCO 缓冲出） • 的波形并记录； • 4、按动 S201、S202、S203 等键，改变输出频率，测量 P206 波形并且对数码管 • 显示的输出频率和示波器读出的频率是否相等；
频率合成器实验
一、实验目的：
• 1、掌握锁相频率合成器的工作原理和主要 技术指标； • 2、学会测量频率合成器的性能指标； • 3、了解PLL频率合成器的电路构成和应用。
二、实验内容
• 1、观察PLL频率合成器的电路构成； • 2、察基准频率、其波形以及基准频率和 PD 的参考频率的关系； • 3、PLL频率合成器主要技术指标的测量； • 4、观察PD、LF、VCO 等关键点波形，并 加以分析。
六、 实验报告要求
• 1、 正确画出要求的各种波形并加以记录； • 2、 按照实验步骤的要求，分别测量和计算； • 3、 分析影响频率合成器输出频率稳定度和 准确度的原因。
5.信源在输入信号Upp=0.2V时，输出频率 fo=VCO中心频率时，改变信号源频率的高 低，送入数字调制模块P17测量NE564模拟 锁相环的同步范围、捕捉范围。（T16）
1 Upp=0.2V 信号源 P17 U21 NE564 限幅器
T16
PD 9 LF
4
VCO
5
6.测量锁相环入锁后VCO输出频率跟踪于信 源的频率变化。若失锁后VCO输出频率不 跟踪于信源频率的变化。 7.观察NE564 4脚，可见失锁到入锁过程的波 形
信源输入 差频波 差拍波 直流
高频逐渐变低频 差频波频率最低 时，f低<fLF， 可测量鉴相增益
差频波 逐渐变为 差拍波
入锁后 直流电平大小 随信源频率的 变化而变化
8.PD增益 （灵敏度）
0
π
ห้องสมุดไป่ตู้
2π
Ud= KmUiUo Km——相乘系数 Ui ——输入信号电平 Uo ——压控VCO电平
1 2
实验报告
• 5、测量PLL的主要指标。 • （1）频率范围：在PLL锁定的情况下，分别向高、低反 向调节 P206的输出频率， • 记录并算出频率合成器的频率范围。 • （2）频率稳定度：将VCO 输出置于1.000000MHz，示波 器探头接在 P206，观察 • 示波器的显示频率10分钟，记录这10 分钟内示波器的最 高频率和最低频率， • 计算出这10分钟内的频率稳定度。 • （3）噪声：用示波器观察P206 输出的杂波，估计噪声的 大小。 • （4）信道数量和频率间隔：计算并记录。 • （5）频率转换时间：按动S201、S202、S203等键，改 变输出频率，监视并记录 • P205 LF出的VCO 控制电压变化过程，分析频率转换时间。
(1).测量鉴相增益（灵敏度）是多少？ (2).画出实验内容3、4的差拍波是怎样的 (3).VCO中心频率是多少？ (4).失锁到锁定的过程中, 在NE564 4脚所观 察到的波形变化情况 (5).锁定后，信源输入频率慢变化时，在 NE564 4脚直流电平是否也在慢变化。 为什么？
(6).测量同步范围和捕捉范围 (7).看懂NE564内部原理图信号流程 说明PD LF VCO 的信号流程。
一、实验目的
1.掌握模拟锁相环工作原理、集成电路的构 成。 2.了解锁相环路各部件测量方法。 3.掌握锁相环集成电路同步范围、捕捉范围 测试方法。
二、实验内容
1.用示波器观察正弦鉴相特性增益，当 f低<fLF 时，Kd = V / rad (NE564 4脚) 2.观察无信号时，锁相环VCO的中心频率的 幅值（T16） 3.观察信源从高频到VCO中心频率时，环路 接近入锁时刻的差拍波 (NE564 4脚) 4.观察信源从低频到VCO中心频率时，环路 接近入锁时刻的差拍波 (NE564 4脚)