模拟锁相环测试实验
锁相调频电路实验
锁相调频电路实验实验六锁相调频电路实验一、实验目的1、进一步了解锁相环路的工作原理及性能特点。
2、初步熟悉锁相环路及其基本组成的部件性能指示的测试方法。
二、实验原理1、我们知道锁相环路由鉴相器（Phase Detector）环路滤波器（Loop Fifter）和压控振荡器（voltage control oscillator）三个基本部分组成。
锁相环路实际上是一个相位自动调节系统（ω≠ωR）进入锁定状态ωV=ωR的捕捉过程，与环路保持锁定状态的同步和跟踪过程。
锁相环锁定和失锁的基本标志是：锁定时ω=ωV，△ω=0鉴相器输出一直流电压Vd可以用直流电压表测出，也可以用示波器观察。
失锁时，ω≠ωV鉴相器输出一个交变的交流电压，用直流电压表测量时，其Vd为零，用示波器观察则Vd为交变的交流信号电压，鉴相器的鉴相灵敏度，VCO的控制特性，环路滤波器的滤波性能等参数都对锁相环的性能有很大的影响。
同步过程：起始条件是环路已处于动态平衡中由于不稳定因素的影响，使ωV 产生缓慢漂移时，环路内所发生的使ωV继续锁定在ωR 上的过程，同步过程的进行受一定的限制当起始频差δωV达到一定值时，环路是不能再锁定而失锁，这一边界ΔωH成为同步带。
捕捉过程：起始条件是环路失锁既ωR≠ωV的情况下，环路由失锁进入锁定时环路内所发生的运动过程。
捕捉过程分为快捕和慢捕，通常所指为快捕过程。
捕捉带，它是指环路失锁已既进入锁定的两个边界频率之差的1/2。
2、实验电路介绍实验电路如图6—1所示：限幅器：对输入的方波信号进行整形，消除毛刺、寄生调幅。
用7LS00与非门来完成。
鉴相器：比较两个信号的相位产生与相位差成下比例的电压、它也利用与非门来完成。
（74LS00）74LS00是二输入端四与非门。
图6—1 锁相环路实验电路方框图滤波器：选出反映相位差的直流分量去控制VCO，本滤波器为比例滤波器。
放大器：由LM741组成的基极定时多谢振荡器，它的振荡频率相位受到控制得以调整输出反馈到鉴相器。
实验报告一 模拟锁相环模块
模拟锁相环模块信息工程学院08级电子班安艳芳0839107一、实验目的1、熟悉模拟锁相环的基本工作原理2、掌握模拟字锁相环的基本参数及设计二、实验仪器JH5001通信原理综合实验系统（一台）、20MHz双踪示波器（一台）、函数信号发生器（一台）三、实验原理和电路说明锁相的重要性：在电信网中，同步是一个十分重要的概念。
其最终目的使本地终端时钟源锁定在另一个参考时钟源上。
同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一在系统工作中模拟锁相环将接收端的256KHz时钟锁在发端的256KHz的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。
该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz）组成。
因来自发端信道的HDB3码为归零码，归零码中含有256KHz时钟分量，经UP03B构成中心频率为256KHz 有源带通滤波器后，滤出256KHz时钟信号，该信号再通过UP03A放大，然后经UP04A和UP04B两个除二分频器（共四分频）变为64KHz信号，进入UP01鉴相输入A脚；VCO输出的512KHz输出信号经UP02进行八分频变为64KHz信号，送入UP01的鉴相输入B脚。
经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。
正常时，VCO 锁定在外来的256KHz频率上。
模拟锁相环模块各跳线开关功能如下：1、跳线开关KP01用于选择UP01的鉴相输出。
当KP01设置于1_2时（左端），环路锁定时TPP03、TPP05输出信号将存在一定相差；当KP01设置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03、TPP05输出信号将不存在相差。
模拟锁相环实验报告
模拟锁相环实验报告锁相环（PLL）是一种常见的控制系统，它可以将输入信号的频率和相位与参考信号匹配，从而实现精确的信号同步和频率锁定。
本次实验旨在通过模拟锁相环的实验，了解PLL的基本原理和实现方式，并探究其在频率合成和时钟恢复等应用中的优势和局限性。
一、实验原理1.1 PLL的基本原理PLL由相频比较器、环形控制器、振荡器和分频器等组成。
其基本原理如下：（1）将参考信号和输出信号输入相频比较器，得到误差信号；（2）将误差信号输入环形控制器，控制其输出的控制电压；（3）将控制电压输入振荡器，控制其输出的频率和相位；（4）将振荡器的输出信号通过分频器分频后反馈给相频比较器，形成闭环控制。
通过不断比较和修正，PLL可以使输出信号的频率和相位与参考信号匹配，从而实现锁定。
1.2 实验器材本次实验采用的器材如下：信号发生器、示波器、多路开关、振荡器、计数器等。
1.3 实验步骤（1）将信号发生器产生的正弦波信号作为参考信号，通过示波器观测其频率和相位；（2）将信号发生器产生的方波信号作为输入信号，通过多路开关控制输入信号的频率和幅值；（3）将输入信号和参考信号输入相频比较器，得到误差信号；（4）将误差信号输入环形控制器，控制其输出的控制电压；（5）将控制电压输入振荡器，控制其输出的频率和相位；（6）将振荡器的输出信号通过分频器分频后反馈给相频比较器，形成闭环控制；（7）通过计数器观测输出信号的频率和相位，调整环形控制器的参数，使输出信号与参考信号匹配。
二、实验结果在实验过程中，我们先设置参考信号的频率为1KHz，通过示波器观测其频率和相位，然后将信号发生器产生的方波信号作为输入信号，进行频率和幅值的调节，使其与参考信号匹配。
在调节的过程中，我们观测到输出信号的频率和相位逐渐趋近于参考信号的频率和相位，最终实现了同步锁定。
然后，我们进一步测试了PLL在频率合成和时钟恢复等应用中的性能。
我们将输入信号的频率和幅值进行变化，观测输出信号的变化情况。
实验八 模拟锁相环应用实验
实验八模拟锁相环应用实验一、实验目的1、掌握模拟锁相环的组成及工作原理。
2、学习用集成锁相环构成锁相解调电路。
3、学习用集成锁相环构成锁相倍频电路。
二、锁相环路的基本原理1、锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。
锁相环由三部分组成，如图8-1所示。
图8-1锁相环组成方框图它包含压控振荡器（vco），鉴相器（pd）和环路滤波器（LF）三个基本部件，三者组成一个闭合环路，输入信号为v i（t），输出信号为v o（t），反馈至输入端。
下面逐一说明基本部件的作用。
1）压控振荡器（VCO）VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压，故称为压控振荡器，也就是一个电压一频率变换器，实际上还有一种电流一频率变换器，但习惯上仍称为压控振荡器。
2）鉴相器（PD）PD是一相位比较装置，用来检测输出信号v o（t）与输入信号v i（t）之间的相位差θe（t），并把θe（t）转化为电压v d（t）输出，v d（t）称为误差电压，通常v d（t）为一直流量或一低频交流量。
3）环路滤波器（LF）LF为一低通滤波电路，其作用是滤除因PD的非线性而在v d（t）中产生的无用的组合频率分量及干扰，产生一个只反映θe（t）大小的控制信号v c（t）。
按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使v o（t）与v i（t）的相位差θe（t），发生变化，该相位差经过PD转换成误差电压v d（t），此误差电压经LF滤波后得到v c（t），由v c（t）去改变VCO的振荡频率使趋近于输入信号的频率，最后达到相等。
环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即v d（t）∝θe（t）因此在锁定状态，θe（t）不可能为0，换言之在锁定状态v o（t）与v i（t）仍存在相位差。
模拟锁相环实验报告
模拟锁相环实验报告实验一模拟锁相环模块一、实验原理和电路说明模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。
在系统工作中模拟锁相环将接收端的256KHz 时钟锁在发端的256KHz 的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。
f 0=256K H z 64K H z U P 04U P 03B U P 02U P 01512K H z 分频器÷4分频器÷8H D B 3环路滤波器放大器图 2.1.1 模拟锁相环组成框图T P P 02T E S T 跳线器K P 02V C O T P P 03T P P 06T P P 04T P P 05256K b itp sT P P 07带通滤波器T P P 01U P 03A 64K H z 该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D 触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz ）组成。
在UP01内部有一个振荡器与一个高速鉴相器组成。
该模拟锁相环模块的框图见图2.1.1。
因来自发端信道的HDB3码为归零码，归零码中含有256KHz 时钟分量，经UP03B 构成中心频率为256KHz 有源带通滤波器后，滤出256KHz 时钟信号，该信号再通过UP03A 放大，然后经UP04A 和UP04B 两个除二分频器（共四分频）变为64KHz 信号，进入UP01鉴相输入A 脚；VCO 输出的512KHz 输出信号经UP02进行八分频变为64KHz 信号，送入UP01的鉴相输入B 脚。
经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。
正常时，VCO 锁定在外来的256KHz 频率上。
模拟锁相环模块各跳线开关功能如下：1、跳线开关KP01用于选择UP01的鉴相输出。
实验五锁相环测试及应用实验报告
：锁相环测试及应用实验试验目的：1．了解锁相环的组成、基本原理及性能特点。
2．掌握集成锁相环4046芯片的使用方法。
3．掌握锁相环路及各部件性能（鉴相特性、压控特性、同步带和捕捉带）的测试方法。
4．掌握锁相调频、锁相鉴频电路的构成、基本原理及参数测试测试方法。
5．掌握简单锁相频率合成器的基本原理及性能指标的测试方法实验设备：1．调幅与调频发射模块。
2．直流稳压电压GPD-3303D3．F20A 型数字合成函数发生器/计数器 4．DSO-X 2014A 数字存储示波器实验原理：1. 锁相环的组成及基本原理锁相环路（PLL ）亦称自动相位控制（APC ）电路，它是一种利用相位误差消除频率误差的反馈控制系统。
如图1所示，由鉴相器（相位比较器）、环路滤波器（低通滤波器）和压控振荡器三个基本部件组成。
若o i f f ≠，瞬时相位差ϕ∆将随时间而变化；若i of f ϕ∆=保持固定值。
锁相环就是利用两个信号之间相位差的变化，控制压控振荡器的输出信号频率，最终使两个信号相位差保持为常数，达到频率相等。
锁相环的工作过程：如图1所示，若o i f f ≠，必将引起ϕ∆的变化，鉴相器输出正比于ϕ∆的误差电压()d u t 。
经环路滤波器滤除()d u t 中的高频分量和噪声，产生缓慢变动的直流电压()c u t 。
VCO 受控于()c u t ，使得振荡频率o f 与输入参考频率i f 的频差逐渐减小，直到o i f f =，电路达到稳定平衡状态，即锁定状态。
此时，ϕ∆保持一个不变的稳态相差ϕ∞，以维持电路的平衡状态。
需要指出，环路能达到锁定状态，是在o f 与i f 相差不大的范围内。
2. 几个重要概念 ⑴ 失锁与锁定开始工作时， o i f f ≠，ϕ∆不固定，环路处于不稳定状态，称为失锁。
当o i f f =时，ϕ∆保持常数，电路进入稳定状态，称为锁定。
⑵ 跟踪过程与捕捉过程在环路锁定状态下，如果输入信号频率i f 发生变化，环路通过自身的调节作用，使输出信号频率o f 以同样的规律跟随着变化，并且始终保持o i f f =，这个过程称为跟踪过程或同步过程。
锁相实验心得(通用5篇)
锁相实验心得(通用5篇)锁相实验心得篇1锁相实验是一种用于研究信号处理和系统同步的重要实验方法。
在本次实验中，我们主要探讨了锁相环路的原理、设计及其在控制系统中的应用。
通过本次实验，我对锁相环路的原理和设计有了更深入的理解，并在实践中提高了自己的技能。
在实验中，我们首先介绍了锁相环路的背景和意义。
作为一种常见的信号处理方法，锁相环路在许多领域中都有着广泛的应用，如通信、控制和测量等。
通过对其工作原理和特性的学习，我对锁相环路的应用有了更清晰的认识。
接着，我们详细讲解了锁相环路的原理和设计。
通过模拟仿真和实际电路搭建，我对锁相环路的性能和参数调整有了更深入的了解。
我学会了如何根据具体应用场景选择合适的环路带宽、相位裕度等参数，以实现系统同步和稳定。
在实验过程中，我遇到了一些问题，如电路调试不成功、参数调整不当等。
通过查阅资料和与同学讨论，我找到了问题的原因并加以解决。
这些问题让我更加深入地理解了锁相环路的原理和设计，提高了我的实践技能。
通过本次实验，我收获颇丰。
我深刻理解了锁相环路的原理和设计，掌握了其应用技巧。
同时，我也发现了自己在实验中的不足之处，如对电路理论知识的欠缺、实验技能的提升等。
在未来的学习和工作中，我将继续努力，提高自己的理论水平和实践能力，以更好地应对各种挑战。
总之，本次实验让我对锁相环路的原理和设计有了更深入的理解，提高了我的实践技能。
我将继续深入学习相关理论，并将其应用于实践中，为未来的研究和工作打下坚实的基础。
锁相实验心得篇2在进行锁相实验的过程中，我不仅加深了对相关理论知识的理解，还提高了自己的实验技能。
这次经历使我对信号处理和自动控制有了更深入的认识。
在实验中，我首先根据实验要求，搭建了锁相实验的电路。
我仔细检查了电路连接，确保无误。
然后，我输入待测信号，并观察了实验结果。
通过对比实验结果和预期结果，我发现自己的实验技能有了显著提高。
在实验过程中，我遇到了一些问题。
例如，在调整电路参数时，我无法使输入信号与反馈信号保持相位同步。
基于MATLAB数字锁相环仿真设计
本科生毕业设计（申请学士学位）论文题目基于Matlab的数字锁相环的仿真设计作者专业名称电子信息工程指导教师2014年5月学生：（签字）学号：答辩日期：2014 年 5 月24 日指导教师：（签字）目录摘要 (1)Abstract (1)1 绪论 (2)1.1 本文研究背景 (2)1.2 本文研究意义 (2)1.3 锁相环和仿真方式 (2)1.3.1 锁相环 (2) (2)3 2 模拟锁相环Matlab仿真 (3)2.1 模拟锁相环方案 (3)2.1.1 模拟鉴相器 (3)2.1.2 模拟低通滤波器 (6)2.1.3 模拟压控振荡器 (7)2.2 模拟锁相环仿真 (8)2.3 本章小结 (9)3 数字锁相环Matlab仿真 (10)3.1 数字锁相环方案 (10)3.1.1 数字鉴相器 (10)3.1.2 数字滤波器 (12)3.1.3 数字压控振荡器 (13)3.2 数字锁相环仿真 (14)3.3 本章小结 (15)4 总结与展望 (15)参考文献 (16)致 (18)基于Matlab的数字锁相环的仿真设计摘要：锁相环是一种能够自动跟踪信号相位并达到锁频目的的闭环负反馈系统。
数字锁相环在无线电领域得到较广泛的应用和发展。
而且已经成为雷达、通信、导航等各类电子信号产品不可替代的元器件之一。
锁相环的窄带跟踪性能使其得到较广泛应用。
因为锁相技术在实际应用中较为复杂，所以锁相环的设计通常采用仿真设计这种方式。
本次设计采用Matlab这一软件进行辅助仿真设计，完全能达到设计预期的目标。
Matlab中的Simulink仿真软件,具有很强的灵活性和直观性。
本次设计所采用的方法是在simulink中搭建模拟锁相的模型，并对模拟锁相环的组成、结构、设计进行不断的分析和改进。
然后根据模拟锁相环的原理进行改进，并搭建数字锁相环。
关键词：锁相环；自动跟踪；matlab；simulinkSimulative design of digital phase-locked loop based onMatlabAbstract:PLL is the automatic tracking system of close loop atracking signal phase. It is widely used in various fields of radio. It has become an irreplaceable part of radar, communication, navigation and all kinds of electronicsignal device. PLL is able to be widely used. Because, it has unique narrow-band tracking performance. However, because of the complexity of phase lock technique, for the design of PLL have brought great difficulty. This design uses Matlab, the simulative software for design assistance, can completely meet the design expectations. Simulink simulative software on Matlab, has strong flexibility and intuitive. Methods used by this project is to build the analog phase locked in the Simulink model, and the composition, structure, design of analog phase-locked loop of continuous improvement and analysis. It improved according to the principle of analog PLL, build digital phase-locked loop in Simulink, and then reach the simulation design of digitalphase-locked loop based on Matlab the design objective .Key words: PLL, Automatic tracking, Matlab, simulink1 绪论1.1 本文研究背景19世纪30年代法国H.de Bellescize首次提出同步检波这一概念，并且设计出锁相环电路这一划时代的研究成果[1]。
实验八 模拟锁相环应用实验
实验八模拟锁相环应用实验一、实验目的1、掌握模拟锁相环的组成及工作原理。
2、学习用集成锁相环构成锁相解调电路。
3、学习用集成锁相环构成锁相倍频电路。
二、锁相环路的基本原理1、锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。
锁相环由三部分组成，如图8-1所示。
图8-1 锁相环组成方框图它包含压控振荡器（vco），鉴相器（pd）和环路滤波器（LF）三个基本部件，三者组成一个闭合环路，输入信号为v i（t），输出信号为v o（t），反馈至输入端。
下面逐一说明基本部件的作用。
1）压控振荡器（VCO）VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压，故称为压控振荡器，也就是一个电压一频率变换器，实际上还有一种电流一频率变换器，但习惯上仍称为压控振荡器。
2）鉴相器（PD）PD是一相位比较装置，用来检测输出信号v o（t）与输入信号v i（t）之间的相位差θe（t），并把θe（t）转化为电压v d（t）输出，v d（t）称为误差电压，通常v d（t）为一直流量或一低频交流量。
3）环路滤波器（LF）LF为一低通滤波电路，其作用是滤除因PD的非线性而在v d（t）中产生的无用的组合频率分量及干扰，产生一个只反映θe（t）大小的控制信号v c（t）。
按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使v o（t）与v i（t）的相位差θe（t），发生变化，该相位差经过PD转换成误差电压v d（t），此误差电压经LF滤波后得到v c（t），由v c（t）去改变VCO的振荡频率使趋近于输入信号的频率，最后达到相等。
环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即v d（t）∝θe（t）因此在锁定状态，θe（t）不可能为0，换言之在锁定状态v o（t）与v i（t）仍存在相位差。
锁相环仿真报告
ωn =
2 BL ； 1 ζ+ 4ζ
τ1 =
Kd Kr
ω
2 n
；
τ2 =
2ζ
ωn
。
2． 仿真分析(使用 Matlab 中的 Simulink)
（1） 仿真参数 3 给定 ζ=0.707，Kd=4V/rad，Kr=24π×10 rad/(V·S)，BL=10Hz，计算得 ωn=19rad/s， τ1=848s，τ2=0.075s，环路滤波器传递函数
0
0.1
0.2
0.3
1/ 2
τ ⎛ Kd Kr ⎞ ⎟ ， ζ = ωn = 2 ⎜ ⎟ 2 2⎜ ⎝ τ1 ⎠ τ2
1/ 2
它是传递函数的幅频曲线的最高点对应的频率； ζ 为环路阻尼系数， ωn 为自然谐振频率， 它表示了传递函数幅频响应最大值的衰减程度，该值越大，传递函数幅频曲线最高点越小。 环路噪声带宽 BL 可用 ωn 和 ζ 来表示
BL =
ωn
2
(ζ +
1 ) 4ζ
环路噪声带宽是幅频响应下降到 3dB 时的频宽。
二． 锁相环的锁定过程分析
1． 环路捕获过程的几种情况
① 快捕过程
3
起始频差很小，即输入输出的相差 θe(t)动态变化频率很小，使得 Z(t)的变化不超过一个 周期时环路就进入锁定状态。此时 θe(t)的变化不超过 2π，这种捕获过程称为快捕过程。 快捕带：使得 θe(t)在 2π 之内环路就进入锁定的最大起始频差。 ② 频率牵引的捕捉过程 随着起始频差增大， 相位误差 θe(t)的频率增大， 则误差电压信号 ε(t)频率增大， 此时 ε(t) 通过环路滤波器(低通)有衰减。如果衰减后的误差信号不至于使 Z(t)接近于 0，而是对压控 振荡器(VCO)还是有一定的控制作用，则 VCO 输出频率会逐渐向着输入频率靠近，这就使 得误差信号 ε(t)的频率得到降低，通过环路滤波器的衰减变弱，Z(t)变大，对 VCO 的控制作 用逐渐变大，直到最后进入锁定过程。 捕捉带：可以通过频率牵引过程使环路进入锁定状态的最大起始频差。 ③ 环路无法锁定情况 当起始频差很大，使得误差信号 ε(t)不能通过环路滤波器，Z(t)接近于 0，不能对 VCO 进行电压控制，则 VCO 的输出频率和相位不发生变化，环路不能锁定。
实验五 锁相环路的实验研究
实验五 锁相环路的实验研究一、实验目的1．通过实验深入了解锁相环的工作原理和特点。
2．初步掌握锁相环主要参数的测试方法。
二、实验原理1．锁相环路的工作原理锁相环路主要由鉴相器(PD)、环路滤波器(LF)及压控振荡器(VCO)三个基本部件组成，它是一种相位负反馈自动调节系统，允许用外部参考信号去控制环路内部振荡器的频率和相位。
如果环路输入信号频率f i 与VCO 输出信号频率f o 之间的起始频差不太大，鉴相器会输出一个误差电压u d ，它与环路输入电压U s 和输出电压U o 之间的相位差θe 有关，经环路滤波器后，U d 中的高频分量被基本滤除，环路滤波器输出一个真正反映相位差θe 变化的低频分量U c ，VCO 在U c 的控制下，其振荡频率发生变化，并且向着减小环路相位差的方向变化。
当环路锁定后，U S 和U o 之间不存在频差，只存在一个固定的稳态相位差。
锁相环路对信号相位的传递具有低通滤波特性，其通带与环路滤波器参数有关。
环路滤波器的带宽直接影响环路的捕捉性能。
锁相环路各部件的传递函数分别为：PD ：)(sin )(t K t u e d d θ= (2-22))()()(t u s F t u d c ⋅= (2-23)LF ：)()()(t t t o i e θθθ-= (2-24)VCO ：0()()d to o c t K u t t θ=⎰ (2-25) 2．锁相环路主要性能参数及指标的测量在设计锁相环路，特别是根据特定需要设计合理的环路滤波器元件参数前，应该事先知道环路另外两个部件的基本参数，即PD 的鉴相灵敏度K d (v/rad)和VCO 的压控灵敏度K o (rad/s. v)。
(1)VCO 压控灵敏度的测量VCO 压控灵敏度的定义为o o cf K U ∆=∆ (Hz/V) (2-26) 或 c o o U K ∆∆=ω (rad/s.v) (2-27) (2)环路同步带Δf H 与捕捉带Δf p 的测量① 同步带测量：首先调节信号源输出频率(锁相环输入频率f i )，使环路处于良好的锁定状态，即示波器上u i 和u o 波形不但清晰稳定，而且要尽可能保持很小的相位差。
实验三模拟锁相环与载波同步实验
实验三模拟锁相环与载波同步实验一、实验目的1. 掌握模拟锁相环的工作原理，以及环路的锁定状态、失锁状态、同步带、捕捉带等基本概念2. 掌握用平方环法从2DPSK信号中提取相干载波的原理及模拟锁相环的设计方法3. 了解相干载波相位模糊现象产生的原因二、实验内容1. 观察模拟锁相环的锁定状态、失锁状态及捕捉过程2. 观察环路的捕捉带和同步带3. 用平方环法从2DPSK信号中提取载波同步信号，观察相位模糊现象三、基本原理常用平方环或同相正交环（科斯塔斯环）从2DPSK信号中提取相干载波。
本实验用平方环，其原理方框图及电路原理图如图3-1、图3-2所示。
图3-1 载波同步方框图载波同步模块上有以下测试点及输入输出点：2DPSK-IN 2DPSK信号输入点MU 平方器输出测试点，VP-P＞1V COMP 锁相环输入信号测试点Ud 锁相环压控电压测试点VCO 锁相环输出信号测试点，VP-P＞0.2VCAR-OUT 相干载波信号输出点/测试点图3-1中各单元与图3-2中的主要元器件的对应关系如下：平方器 U2：模拟乘法器MC1496 鉴相器 U4: 锁相环HC4046环路滤波器 U4: 锁相环HC4046压控振荡器 U4: 锁相环HC4046÷2 U6：D触发器74HC74移相器 U8：单稳态触发器74LS123滤波器电感L1；电容C43压控振荡器 U5: 锁相环CD4046锁相环由鉴相器（PD）、环路滤波器（LF）及压控振荡器（VCO）组成，如图3-3所示。
图3-3 锁相环方框图模拟锁相环中，PD是一个模拟乘法器，LF是一个有源或无源低通滤波器。
锁相环路是一个相位负反馈系统，PD检测ui(t)与uo(t)之间的相位误差并进行运算形成误差电压ud(t)，LF用来滤除乘法器输出的高频分量（包括和频及其他的高频噪声）形成控制电压uc(t)，在uc(t)的作用下、uo(t)的相位向ui(t)的相位靠近。
设ui(t)=Uisin[ωit+θi(t)]，uo(t)=Uocos[ωit+θo(t)]，则ud(t)=Udsinθe(t)，θe(t)=θi(t)-θo(t)，故模拟锁相环的PD是一个正弦PD。
实验八-模拟锁相环应用实验
实验报告数值大小不同，环路的工作情况也不同。
若1w ∆较小，处于环路滤波器的通频带内，则差拍误差电压()e u t 能顺利通过环路滤波器加到VCO 上，控制VCO 的振荡频率，使其随差拍电压的变化而变化，所以VCO 输出是一个调频波，即()y w t 将在yo w 上下摆动。
由于1w ∆较小，所以()y w t 很容易摆动到i w ，环路进入锁定状态，鉴相器将输出一个与稳态相位差对应的直流电压，维持环路动态平衡。
若瞬时角频差1w ∆数值较大，则差拍电压()e u t 的频率较高，它的幅度在经过环路滤波器时可能受到一些衰减，这样VCO 的输出振荡角频率()y w t 上下摆动的范围也将减小一些，故需要多次摆动才能靠近输入角频率()i w t ，即捕捉过程需要许多个差拍周期才能完成，因此捕捉时间较长，若1w ∆太大，将无法捕捉到，环路一直处于失锁状态。
能够由失锁进入锁定所允许的最大固有角频差1m w ∆的两倍称为环路的捕捉带。
3、集成锁相环NE564介绍及应用（1）在本实验中，所使用的锁相环为NE564（国产型号为L564）是一种工作频率可高达50MHz 的超高频集成锁相环。
'其内部框图和脚管定义如图8-2。
其内部电路原理图如图8-3。
ａ、在图8-2（a ）中，A1（LIMITER ）为限幅放大器，它主要由原理图中的Q1～Q5及Q8，Q7组成。
Q1～Q5组成PNP ，NPN 互补的共集—共射组合差分放大器，由于Q2，Q3负载并联有肖特基二极管D1，D2，故其双端输出电压被限幅在20.3~0.4D V v =左右。
因此可有效消除FM 信号输入时，干扰所产生的寄生调幅。
Q7，Q8为射极输出差放，以作缓冲，其输出信号送鉴相器。
(a)NE564内部框图(b)NE564管脚分布图图8-2 锁相环内部框图和引脚图ｂ、鉴相PD （PHASE COMPARATOR ）采用普通双差分模拟相乘器，由压控振荡器反馈过来的信号从外部由③端输入。
第一部分 锁相环实验
返回
锁定检测信号观测
实验步骤：
将KP01设置在2_3位置，用函数信号发生器产生 一个256KHz的TTL信号送入J007，观测锁定检测点 TPP07的波形。调整函数信号发生器输出频率使环路 失锁和锁定，记录TPP07点的波形变化。
返回
同步带测量
实验步骤
1.用函数信号发生器产生一个256KHz的TTL信号送入 J007。测量J007、TPP04的相位关系，用J007同 步；正常时环路锁定，该两信号应为同步。 2. 缓慢增加函数信号发生器输出频率，直至J007、 TPP04两点波形失步，记录下失步前的频率。 3.调整函数信号发生器频率为256KHz，使环路锁定。 缓慢降低函数信号发生器输出频率，直至 J007\TPP04两点波形失步，记录下失步前的频 率。 4. 计算同步带。 返回
跳 线 器
TPP02 UP03A
放 大 器
TPP03 UP04 分频器
64KHz UP01
在记数状态（频率计）参见 右图模拟锁相环模块的框图 测量各频率。记录测量结果 计算分频比。
UP03B 带通 滤波器 f0=256KHz 64KHz TPP05
HDB3 TEST
÷4
环路 滤波器 UP02 分频器
返回
÷8
VCO
512KHz 图 2.1.1 模拟锁相环组成框图
TPP04
TPP07
TPP06
返回
环路锁定过程观测
实验步骤：
用函数信号发生器从J007送入一256KHz的TTL 方波信号。观测TPP03、TPP05的相位关系，并用 TPP03同步；反复断开和接入测试信号，让锁相环进 行重新锁定状态。此时，观察它们的变化过程（锁相 过程）。
2.数字锁相环的相位抖动特性 测量 3.数字锁相环锁定频率测量和 分频比计算 4.数字锁相环锁定过程观测 5.数字锁相环同步带测量 6.数字锁相环捕捉带测量 7.调整信号脉冲观测
基于SystemView的锁相环电路仿真测试
压 控 振溺 器
图 １ 锁 相环 的基 本结 构 图
在一定的输入和输 出范 围内 ，压控振荡器 的频率是输入 电压的线 性函数 。一个正的输入电压将会导致 ＶＣ Ｏ输出频率较之未受控制时的 频 率增 大 ， 一 个 负 的 输 入 电 压 将 导 致 输 出频 率 减 小 。将 输 入 信 号 ｒ） 而 （ ｔ 与压控振荡器的输 出 ｘｔ 间的相位差滤 波后的结 果反馈到压控振荡 （之 ） 器的输入端 ， 从而实现相位稳定。 Ｐ Ｌ对信号相位 的传递具有低通特性 ， Ｌ 对信 号电压 的传递具有带 通特性 ， 通带可 由环路滤波器参数控制 ， 从而可对伴随限带噪声 的单频 信号起到带通频率提纯作用 。环路滤波器 的 ３ Ｂ带宽虽然通 常不直接 ｄ 等 于环路闭环相位传输带 宽， 但环路滤波器 的 ３ Ｂ带宽越宽 ， ｄ 环路带宽 也 越 宽 ， 亦 然 ， 路 带 宽直 接 影 响 到 入锁 时 间 和 捕 捉 带 的宽 窄 。 反之 环
simulink仿真锁相环工作原理
simulink仿真锁相环工作原理
Simulink仿真锁相环的工作原理如下：
1. 锁相环由相位比较器、低通滤波器、电压控制振荡器（VCO）以及除频
器组成。
2. 相位比较器接收输入信号和反馈信号，并输出相位误差，表示输入信号和反馈信号之间的相位差。
3. 低通滤波器对相位误差进行滤波处理，产生直流偏置电压，控制VCO的频率调节。
4. 电压控制振荡器根据LF输出的直流偏置电压调整自身的振荡频率，将VCO的输出信号作为反馈信号输入到PD中。
5. 除频器根据设定的除数将VCO输出的频率进行分频，输出给相位比较器，以提供稳定的参考信号。
以上是锁相环的工作原理，如需了解更多信息，建议查阅相关书籍或咨询专业人士。
实验十锁相环电路测试
实验十 锁相环电路测试一、实验目的1． 加深对锁相环基本工作原理的理解。
2． 掌握锁相环同步带、捕捉带的测试方法，增加对锁相环捕捉、跟踪和锁定等概念的理解。
3． 掌握集成锁相环CD4046的使用方法。
二、实验仪器1．锁相环调频与测试电路实验板2．高频信号源、低频信号源、100MHz 双踪示波器、万用表。
三、锁相环与CD4046集成锁相环锁相环由相位比较器(PC)、低通滤波器( LP)、压控振荡器( VCO)三个基本部件组成。
锁相环路是一个相位误差控制系统，它将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频的目的。
锁相环路由于具有良好的跟踪特性、窄带滤波特性和良好的门限特性等一些特殊的性能，而广泛应用于电子技术的各个领域。
图10-1是锁相环的构成框图。
图10-1锁相环的构成框图相位比较器用来比较输入信号)(t u i 与压控振荡器输出信号)(t u o 的相位，输出电压对应于这两个信号相位差的函数，称为误差电压)(t u d 。
低通滤波器是滤除)(t u d 高频分量及噪声，输出低频分量。
压控振荡器受环路滤波器输出低频电压)(t u C 的控制,使振荡频率向输入信号的频率靠拢，最后如果压控振输出信号的频率和输入信号的频率保持一致，两者的相位差保持某一恒定值，则相位比较器的输出将是一个恒定直流电压，低通滤波器的输出就是一个直流电压，这时，环路处于“锁定状态”。
与锁相环有关的几个基本概念：环路锁定： 如果环路有一个输入信号)(t u i ，开始时输入频率i ω不等于VCO 的振荡频率o ω，即o i ωω≠。
如果i ω 与o ω 相差不大，在适当的范围内，相位比较器输出一误差电压)(t u d ，经低通滤波器后输出)(t u C ，控制VCO 的频率，使其输出频率变化接近到i ω，趋向o i ωω=，而且两信号的相位差为常数，这种状态称为环路锁定。
模拟锁相环实验
高频电子实验报告实验名称：模拟锁相环实验实验目的：1、了解用锁相环构成的调频波解调原理。
2、学习用集成锁相环构成的锁相解调电路。
实验内容：1、掌握锁相环锁相原理2、同步带和捕捉带的测量3、锁相鉴频,锁相频率合成器实验仪器：1、 1 号模块 1 块2、 6 号模块 1 块3、 5 号模块 1 块4、 双踪示波器 1 台实验原理：1、锁相环路的基本组成锁相环由三部分组成，它由相位比较器PD 、低通滤波器LF 、压控振荡器VCO 三个部分组成一个闭合环路，输入信号为Vi(t),输出信号为V0(t),反馈至输入端。
基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。
)()(t t V e d θ∝2 、集成锁相环NE564的介绍1、限幅器由差分电路组成，可抑制FM 信号的寄生调幅；2、鉴相器(PD)的内部含有限幅放大器，以提高对AM 信号的抗干扰能力：4、5脚外接电容组成环路滤波器，用来滤除比较器输出的直流误差电压中的纹波；2脚用来改变环路的增益；3脚为VCO的反馈输入端；3、VCO是改进型的射极耦合多谐振荡器，有两个电压输出端，9脚输出TTL 电平，11脚输出ECL电平。
VCO内部接有固定电阻，只需外接一个定时电容就可产生振荡；4、施密特触发器的回差电压可通过15脚外接直流电压进行调整，以消除16脚输出信号的相位抖动。
3、电路原理图4、同步带与捕捉带同步带是指从PLL锁定开始，改变输入信号的频率fi （向高或向低两个方向变化），直到PLL失锁（由锁定到失锁），这段频率范围称为同步带。
捕捉带是指锁相环处于一定的固有振荡频率f V，并当输入信号频率fi偏离f V上限值或下限值时，环路还能进入锁定，则称为捕捉带。
测量的方法是从J4输入一个频率接近于VCO自由振荡频率的高频调频信号，先增大载波频率直至环路刚刚失锁，记此时的输入频率为f H1 ,再减小fi ，直到环路刚刚锁定为止，记此时的输入频率为f H2，继续减小fi ，直到环路再一次刚刚失锁为止，记此时的频率为f L1 ,再一次增大fi，直到环路再一次刚刚锁定为止，记此时频率为f L2由以上测试可计算得：同步带为：f H1－f L1捕捉带为：f H2－f L2实验步骤：1、锁相环自由振荡频率的测量将5号板开关S1依次设为“1000”，“0100”，“0010”，“0001”（即选择不同的定时电容）2、同步带和捕捉带的测量设置S2（为0010,即VCO的自由振荡频率为4.5MHz），并连线。
实验七 锁相环鉴相器
实验七锁相环鉴相器
一、实验目的
1.加深锁相环工作原理的理解；
2.了解用4046集成电路实验频率解调的原理并熟悉其方法；
3.掌握锁相环鉴频的测试方法。
二、实验原理
1.锁相环的组成
锁相环路简称PLL，能够完成两个电信号相位同步，由鉴相器（PD）、压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成。
鉴相器检测输入信号和输出信号的相位差，并将检测出的相位差信号转换为Uo电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压Uc，对振荡器输出信号的频率实施控制。
2.锁相环在调频和解调中的应用
当载波信号的频率与锁相环的固有振荡频率ω0相等时，压控振荡器输出信号的频率将保持ω0不变。
若压控振荡器的输入信号除了有锁相环低通滤波器输出的信号uc外，还有调制信号ui，则压控振荡器输出信号的频率就是以ω0为中心，随调制信号幅度的变化而变化的调频波信号，工作原理图如图1：
图1.锁相环调频原理图
调频信号返回鉴相器再经低通滤波器，输出即得解调信号，工作原理图如图2：
图2.锁相环解调原理图
三、实验结果
1.仿真原理图如图3，输入载波信号V1为1V（10Hz）、调制信号V2为12mv（1kHz），观察PLL输出调频波形如图4。
图3.调频仿真原理图
图4.调频波
2.解调仿真原理图如图5，观察到解调波形如图7。
图5.解调仿真原理图
图6.锁相环解调调频波参数设置
图7.解调。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
频率合成器实验
一、实验目的：
• 1、掌握锁相频率合成器的工作原理和主要 技术指标； • 2、学会测量频率合成器的性能指标； • 3、了解PLL频率合成器的电路构成和应用。
二、实验内容
• 1、观察PLL频率合成器的电路构成； • 2、察基准频率、其波形以及基准频率和 PD 的参考频率的关系； • 3、PLL频率合成器主要技术指标的测量； • 4、观察PD、LF、VCO 等关键点波形，并 加以分析。
5.信源在输入信号Upp=0.2V时，输出频率 fo=VCO中心频率时，改变信号源频率的高 低，送入数字调制模块P17测量NE564模拟 锁相环的同步范围、捕捉范围。（T16）
1 Upp=0.2V 信号源 P17 U21 NE564 限幅器
T16
PD 9 LF
4
VCO
5
6.测量锁相环入锁后VCO输出频率跟踪于信 源的频率变化。若失锁后VCO输出频率不 跟踪于信源频率的变化。 7.观察NE564 4脚，可见失锁到入锁过程的波 形
• 5、测量PLL的主要指标。 • （1）频率范围：在PLL锁定的情况下，分别向高、低反 向调节 P206的输出频率， • 记录并算出频率合成器的频率范围。 • （2）频率稳定度：将VCO 输出置于1.000000MHz，示波 器探头接在 P206，观察 • 示波器的显示频率10分钟，记录这10 分钟内示波器的最 高频率和最低频率， • 计算出这10分钟内的频率稳定度。 • （3）噪声：用示波器观察P206 输出的杂波，估计噪声的 大小。 • （4）信道数量和频率间隔：计算并记录。 • （5）频率转换时间：按动S201、S202、S203等键，改 变输出频率，监视并记录 • P205 LF出的VCO 控制电压变化过程，分析频率转换时间。
(1).测量鉴相增益（灵敏度）是多少？ (2).画出实验内容3、4的差拍波是怎样的 (3).VCO中心频率是多少？ (4).失锁到锁定的过程中, 在NE564 4脚所观 察到的波形变化情况 (5).锁定后，信源输入频率慢变化时，在 NE564 4脚直流电平是否也在慢变化。 为什么？
(6).测量同步范围和捕捉范围 (7).看懂NE564内部原理图信号流程 说明PD LF VCO 的信号流程。
信源输入 差频波 差拍波 直流
高频逐渐变低频 差频波频率最低 时，f低<fLF， 可测量鉴相增益
差频波 逐渐变为 差拍波
入锁后 直流电平大小 随信源频率的 变化而变化
8.PD增益 （灵敏度）
0
π
2π
Ud= KmUiUo Km——相乘系数 Ui ——输入信号电平 Uo ——压控VCO电平
1 2
实验报告
fr
PD
LF
VCO
fo
Байду номын сангаас
÷N
图1 简单锁相频率合成器
图2
PLL频率合成器的框图
三、 实验步骤
• 1、观察PLL频率合成器部分的电路结构和各测试点的意 义； • 2、观察基准频率。示波器探头拨到衰减10 倍位置，测量 P201的基准频率波形， • 并记录；微调VC210，使之准确谐振在 10.240000MHz， 并且幅度较大； • 3、用示波器分别测试关键点P203（PD 出）、P205（LF 出）、P206（VCO 缓冲出） • 的波形并记录； • 4、按动 S201、S202、S203 等键，改变输出频率，测量 P206 波形并且对数码管 • 显示的输出频率和示波器读出的频率是否相等；
一、实验目的
1.掌握模拟锁相环工作原理、集成电路的构 成。 2.了解锁相环路各部件测量方法。 3.掌握锁相环集成电路同步范围、捕捉范围 测试方法。
二、实验内容
1.用示波器观察正弦鉴相特性增益，当 f低<fLF 时，Kd = V / rad (NE564 4脚) 2.观察无信号时，锁相环VCO的中心频率的 幅值（T16） 3.观察信源从高频到VCO中心频率时，环路 接近入锁时刻的差拍波 (NE564 4脚) 4.观察信源从低频到VCO中心频率时，环路 接近入锁时刻的差拍波 (NE564 4脚)
六、 实验报告要求
• 1、 正确画出要求的各种波形并加以记录； • 2、 按照实验步骤的要求，分别测量和计算； • 3、 分析影响频率合成器输出频率稳定度和 准确度的原因。