数字式秒表实验报告

数字式秒表实验报告

摘要

本次设计任务是设计一个数字式秒表

经查阅资料后我把实验分为1.脉冲产生部分。2.电路控制部分。3.计数部分4.译码部分。5显示部分。

脉冲产生部分我选择555多谐振荡器，产生100Hz的脉冲。经参考资料，电路控制部分：启动和暂停控制开关使用由RS触发器组成的无抖动开关。

使用74ls160计数器计数，7447译码器驱动共阳极七段显示器。

实验要求

1.秒表最大计时值为99分59.99秒；

2. 6位数码管显示，分辨率为0.01秒；

3 .具有清零，启动计时，暂停及继续计数等控制功能；

4.控制操作间不超过二个。

实验分析

数字式秒表，所以必须有一个数字显示。按设计要求，须用七段数码管来做显示器。题目要求最大记数值为99，59，99，那则需要六个数码管。要求计数分辨率为0.01秒，并且需要相应频率的信号发生器。

选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。经过查询资料，555多谐振荡器性能稳定，故采用555多谐振荡器。

数字式秒表是一个频率（100HZ）进行计数的计数电路。由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。数字电子钟的总体图如图所示。由图可见，数字电子钟由以下几部分组成：555振荡器秒脉冲发生器，防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等

七段显示器

译码器译码器译码器

100

555

1． 555构成的多谐振荡器

555构成的多谐振荡器电路图

555多谐振荡器工作波形

多谐振荡器工作波形

周期计算

2.多谐振荡器仿真图

根据设计要求，需要产生一个频率为100HZ的信号，由于f=1/T,带入可以算出R1=R1=4.7KΩ,在仿真软件上仿真的时候可以设置电阻为4.7KΩ，加上一个50Ω的电位器来调节脉冲信号的精确度。就可以得到一个频率为100HZ的脉冲了

二、控制电路

1.启动和暂停控制开关

启动和暂停控制开关是由基本RS触发器构成的。基本RS触发器是由两个与非门交叉耦合而成的，是TTL触发器的最基本组成部分，其逻辑图如图1.8所示，它能够存储1位二进制信息，但存在R+S =1的约束条件。

基本RS触发器的用途之一是作无抖动开关。例如触发器是具有记忆功能的二进制信息存储器件，是时序逻辑电路的基本器件之一。在图1.9（a）所示的电路中通过希望在开关S闭合时，A点电压的变化是从+5V到0V的清楚跃迁，但是由于机械开关的接触抖动，往往在几十毫秒内电压会出现多次抖动，相当于连续出现了几个脉冲信号。显然，用这样的开关产生的信号直接作为电路的驱动信号可能导致电路产生错误动作，这在有些情况下是不允许的。为了消除开关的接触抖动，可在机械开关与驱动电路间接入一个基本RS触发器（如图1.10所示），把带RS触发器的无抖动的开关称为逻辑开关。

而本设计电路中使用的即为图1.10（a）中所示的开关。在秒表的设计电路图中，启动和暂停控制开关电路如下图所示。

由图上图知，当开关J1和开关J2都打开时，基本RS触发器的两输入端都是1，触发器输出保持原状态不变。当开关J1闭合是，Q输出1，基准脉冲可以输入到计数单元，秒表起动计时；当开关J2闭合是，Q输出0，基准脉冲无法输入到计数单元，秒表暂停计时。若要继续计时，合上开关J1即可。

2.清零开关的设计

清零功能的实现相对而言比较简单。把计数单元的所有74LS160的清零控制端Rd连接在一起，通过一个开关接地，需要清零时，闭合开关就行。如图所示

二、分、秒、毫秒计数器电路设计

选择计数器

选择用计数器74LS160芯片，通过反馈置数法构成100进制和60进制计数器。100进制计数器

60进制计数器

§2.3.2 74LS160计数器的功能介绍

74LS160是集成同步二进制计数器，该计数器具有同步预置、异步清零、计数和保持四种功能，且有进位信号输出端，可串接计数使用。它的引脚图和逻辑功能表分别见图

74LS160引脚图

74LS160逻辑功能表

2.3.3计数器最终连线图

§2.4 译码部分

2.4.1 译码器的基本原理

译码部分最主要的组成器件就是译码器了，译码器是将输入的二进制码转变为特定信

输出的电路，译码是编码的逆过程。译码器也是一种多输出的组合逻辑电路。从原理上将，它是把N个输入变量变换为它所对应的M个输出状态。每输入一组二进制代码，在M 个输出状态中最多有一个为“1”（其余为“0”）或者有一个为“0”（其余为“1”）。一次译码器中和输入二进制代码对应有输出信号的那条线显示有特定信号（和其他输出线不同）。例如，当输入某一单元地址码，译码器就将这组代码译出一个特定的信号（比如为“0”），送到要找的单元（往往送到单元的使能端），接着才能更换（写入）或取出（读出）单元中的内容，进行算术或逻辑运算。译码器的输入端数n和输出端数m有如下关系：2n m，2n=m时，称为全译码；当2n>m时,称为部分译码。

7447七段显示译码器输出为低电平有效，用以驱动共阳极数码管。逻辑符号见图9，其功能表见表2。7447有4个BCD码输入端A、B、C和D，其中D为最高有效位，A为最低有效位，它们分别与输出端口中的4位相连。7447的7个输出引脚a～g 直接与LED的相应引脚相连。当灭灯输入/动态灭灯输出（BI/RBO）开路或为高电平而试灯输入为低电平，则所有输出端都为1。BI/RBO是线与逻辑，作灭灯输入（BI）或动态灭灯（RBO）之用，或者兼为二者之用。

7447显示译码器

§2.4.4 7447功能介绍

2.5 数码管