IDDQ测试原理及方法
裸芯片的IDDQ测试筛选方法研究
ｉ ｔｏ ｕ ｅ ｏ Ｃ Ｍ Ｏ Ｓ ｐ ｏ ｃ ｉ ｎ ｌ ｅ ｏ ｃ ｉ ｖ ｎ ｉ ｅ ａ ｉ ｎ ｅ ｉｂｉｔ ａｎ ｅ ｉ ｏ ｄ ｃ ｏ ｎ ｒｄ ｃ ｄ ｔ ｒ ｄｕ ｔ ｉ ｓ ｆ ｒａ ｈ ｅ ｉｇ ｈｇｈ ｒｑｕ ｌｙ ａ ｄ ｒ ｌ ｏ ｎ ｔ ａ ｌ ｙＭ ｉ ｙ ｓ ｍ ｃ ｎ ｕ ｔｒ ｃｏｍ ｐａｎｉ ｎｏｗ ｅｓ ｃｏｎｓｉ ｄｄｑ ｅｓｔｎ ｄｅｒ Ｉ ｔ ｉ ｇ ａｓ ａｎ ｎｔ ｉ ｅｇｒ ｐａｒ ｈｅ ｖｅｒ ｌ ｅｓｔｎｇ ｆ ｌ Ｃ’ ａｌ ｔ ｏｆ ｔ ｏ ａｌ ｔ ｉ ｏｒ ａｌ ｉ Ｓ．Ｔｈ ｓ ｉ ｐａｐｅｒ
过 程 。 在 过 渡 过 程 中 ， 由 于 ＰＭ０Ｓ
筛 选 手 段 的 不 同 可 以 分 为 功 能 测 早 期 失 效 的 相 关 性 ， Ｉ ＤＱ 可 以 Ｄ 也
试 、 敏 感 参 数 测 试 、 老 化 筛 选 技 在 减 少 高 成 本 ， 高 耗 时 的 老 化 筛 和 Ｍ Ｓ 关 速 度 差 而 形 成 的 瞬 间 Ｍ０ 开 术 等 等 。 功 能 测 试 是 集 成 电 路 的 选 试 验 上 发 挥 很 大 的 作 用 。 通 过 短 路 以 及 负 载 电 容 的 瞬 间 充 电 ， 最基 本 的 测 试 类 型 ，它 的 主 要 目 的 是 验 证 集 成 电 路 的 功 能 。 在 电
基于CMOS电路的IDDQ测试电路设计.doc
基于CMOS电路的IDDQ测试电路设计
来源：中电网
引言
测试CMOS电路的方法有很多利测试逻辑故障的一•般方法是采用逻辑响应测试，即通常所说的功能测试。功能测试可诊断出逻辑错误，但不能检查出晶体管常开故障、晶体管常闭故障、晶体管栅氧化层短路，互连桥短路等物理缺陷引发的故障，这些缺陷并不会立即影响电路的逻辑功能，通常要在眠件工作一•段时间后才会影响其逻辑功能。
功能测试是基于逻辑电平的故障检测，通过测景原始输出的电压来确定逻辑电平，因此功能测试实际上是电压测试。电压测试对于检测固定型故障，特别是双极型工艺中的固定型故障是有效的，但对于检测CMOS I艺中的其他类型故障则显得有些不足，而这些故障类型在CMOS 电路测试中却是常见的。对于较大规模电路，电压测试测试集的生成相当复杂且较长，需要大量的实验数据样本。
1DDQ测试是对功能测试的补充。通过测试静态电流1DDQ可检测出电路中的物理缺陷所引发的故障。
TDDQ测试还可以检测出那些尚未引起逻辑错误，但在电路初期会转换成逻辑错误的缺陷。本文所设计的IDDQ电流测试电路对CMOS被测电路进行检测，通过观察测试电路输出的高低电平可知被测电路是否有物理缺陷。测试电路的核心是电流差分放大电路，其输出一个与被测电路IDDQ电流成正比的输出。测试电路出联在被测电路与地之间，以检测异常的1DDQ 电流0
1 IDDQ测试原理
电流IDDQ是指当CMOS集成电路中的所有管子都处于静止状态时的电源总电流。对于中小规模集成电路，正常状态时无故障的电源总电流为微安数量级;当电路出现桥接或栅源短接等故障时，会在静态CMOS电路中形成一条从正电源到地的低阻通路，会导致电源总电流超过毫安数量级。所以静态电源电流IDDQ测试原理是：无故障CMOS电路在静态条件下的漏电流非常小，而故障条件下漏电流变得非常大，可以设定一•个阈值作为电路有无故障的判据。
等电点测定的原理
等电点测定的原理
等电点测定是一种用来测定溶液浓度的方法。它基于电解质溶液在特定温度下，阳、阴离子浓度相等时的电动力学平衡的原理。
首先，需要制备一系列浓度不同的溶液。接下来，将这些溶液分别装入电解池中，并用适当的电极连接起来，以形成电路。
在电解池中，阳离子和阴离子会在电场的作用下自由移动。当阳、阴离子的浓度相等时，它们的移动速率也相等。这时，电解质溶液内部的电位差为零，被称为等电点。此时，电解质溶液中的阻抗最小，电流通过电解池时的电阻最小。
为了确定等电点，可以通过外加电压或变化电场的方式，改变电解质溶液的电位差。在测定过程中，测量电流通过电解池的变化，以确定电解质溶液的阻抗变化。当阻抗最小时，即为等电点，从而可以反推出该溶液的浓度。
等电点测定方法具有操作简单、结果准确的优点，广泛用于化学分析、医学检验等领域。
PMSM Ld,Lq参数测量
哇哈哈
PMSM 参数测量实验
测量永磁同步电机定子电阻、交轴电感、直轴电感、转子磁链以及转动惯量。
1. 定子电阻的测量
采用直流实验的方法检测定子电阻。通过逆变器向电机通入一个任意的空间电压矢量U i (例如U 1)和零矢量U 0,同时记录电机的定子相电流,缓慢增加电压矢量U i 的幅值,直到定子电流达到额定值。如图1所示为实验的等效图,A 、B 、C 为三相定子绕组,U d 为经过斩波后的等效低压直流电压。I d 为母线电流采样结果。当通入直流时，电机状态稳定以后，电机转子定位，记录此时的稳态相电流。因此，定子电阻值的计算公式为：
1,2a d b c d I I I I I ===- (1) 23d s d
U R I = (2)
图1 电路等效模型
2． 直轴电感的测量
在做直流实验测量定子电阻时,定子相电流达到稳态后,永磁转子将旋转到和定子电压矢量重合的位置,也即此时的d 轴位置。测定定子电阻后,关断功率开关管,永磁同步电机处于自由状态。向永磁同步电机施加一个恒定幅值,矢量角度与直流实验相同的脉冲电压矢量(例如U 1),此时电机轴不会旋转(ω=0),d 轴定子电流将建立起来，则d 轴电压方程可以简化为：
d d d q q d di u Ri L i L dt ω=-+d d d d di u Ri L dt =+ (3)
对于d 轴电压输入时的电流响应为：
()(1)d R t L U i t e R -=- (4) 利用式(4)以及测量得到的定子电阻值和观测的电流响应曲线可以计算得到直轴电感值。 其中U /R 为稳态时的电流反应，R 为测得的电机定子电阻。由上式可知电流上升至稳态值的0.632倍时，1d
IDDQ测试方法
IDDQ测试技术及其实现方法
Iddq testing techniqure and its implementation
谭超元 钟征宇(电子部五所 广州1501信箱05分箱 510610)
摘要:IDDQ(即静态电源电流)测试是近几年来国外比较流行的CMOS集成电路测试技术。IDDQ测试能够检测出传统的固定值故障电压测试(即SAF功能测试)所无法检测的CMOS集成电路内部的缺陷(如氧化层短路,穿通等),所以,能够明显提高CMOS集成电路的使用可靠性。本文叙述了IDDQ测试的基本原理和IDDQ测试在集成电路测试系统上的实现方法及测试实例。
主题词:IDDQ 电流测试 CMOS 缺陷 可靠性
1 前 言
IDDQ测试技术是在CMOS集成电路静态功耗电流参数测试的基础上发展来的一种测试技术,它将电流测试与电压测试有机地结合在一起,大大提高了故障覆盖率[1]。然而,由于电流测试的速度远远低于电压测试的速度,如果对大规模CMOS集成电路的每一个功能测试向量都进行一次IDDQ测试,将需要很长的测试时间。为了使IDDQ 测试技术实用化,缩短IDDQ测试的时间, 1990年前后国外在精简IDDQ测试向量的IDDQ测试算法研究方面和提高IDDQ测试的速度和精度方面做了大量的工作,并取得了明显的进展,如QU IETEST能够将ID2 DQ测试向量精简到SAF功能测试向量的1%[2],而在电流检测方面已经达到15kHz-1MHz的电流检测速度,1μA的电流检测精度[3]。
21IDDQ测试原理
传统的电压测试是将测试图形加到基本输入端,并在基本输出端与期望值相比较,如果结果一致,则电路合格,结果不一致,则电路不合格。如果缺陷出现在电路内部,则必须把它“传递”到基本输出端才能被检测出来。
IDDQ测试原理及方法
I D D Q测试原理及方法-CAL-FENGHAI.-(YICAI)-Company One1
电流测试
1 电流测试简介
功能测试是基于逻辑电平的故障检测，逻辑电平值通过测量原始输出的电压来确定，因此功能测试实际上是电压测试。电压测试对于检测固定型故障特别是双极型工艺中的固定型故障是有效的，但对于检测CMOS 工艺中的其他类型故障则显得有些不足，而这些故障类型在CMOS 电路测试中是常见的对于较大电路，电压测试由于测试图形的生成相当复杂且较长，因而电流测试方法被提出来电流测试的测试集相当短，这种测试方式对于固定型故障也有效。
CMOS 电路具有低功耗的优点，静态条件下由泄漏电流引起的功耗可以忽略，仅在转换期间电路从电源消耗较大的电流。电源电压用V DD表示，Q 代表静态（quiescent) ，则IDDQ 可用来表示MOS电路静态时从电源获取的电流，对此电流的测试称为IDDQ 测试，这是一种应用前景广泛的测试。
IDDQ 测试概念的提出时间并不很长，但自半导体器件问世以来，基于电流的测量一直是测试元器件的一种方法，这种方法即所谓的IDDQ 测试，用在常见的短接故障检测中。自从Wanlsaa 于1961 年提出CMOS 概念, 1968 年RCA 制造出第一块CMOS IC 和1974 年制造出第一块MOS 微处理器以来，科研人员一直研究CMOS 电路的测试，而静态电流测试则作为一项主要的参数测量1975 年Nelson 提出了IDDQ 测试的概念和报告，1981 年 Levi 首次发表了关于VLSI CMOS 的测试论文，这就是IDDQ 测试研究的开端。其后，IDDQ 测试用来检测分析各种DM0S 缺陷，包括桥接故障和固定型故障1988 年首次发表了关于电流测试的论文, Levi, Malaiya, , , A .Welbers 和等也率先进行了片内电流测试的研究开发工作，这些研究奠定了IDDQ 测试的基础、1981 年Philips semiconductor 开始在SRAM 产品测试中采用片内IDDQ 检测单元，其后许多公司把片内IDDQ 检测单元用在ASIC产品中，但早期的IDDQ 测试基本上只为政府、军工资助的部门或项目所应用。
IDDQ测试原理与方法
电流测试
1电流测试简介
功能测试是基于逻辑电平的故障检测，逻辑电平值通过测量原始输出的电压来
确定，因此功能测试实际上是电压测试。电压测试对于检测固定型故障特别是双极
型工艺中的固定型故障是有效的，但对于检测CMOS工艺中的其他类型故障则显得
有些不足，而这些故障类型在CMOS电路测试中是常见的对于较大电路，电压测试
由于测试图形的生成相当复杂且较长，因而电流测试方法被提出来电流测试的测试
集相当短，这种测试方式对于固定型故障也有效。
CMOS电路具有低功耗的优点，静态条件下由泄漏电流引起的功耗可以忽略，仅
在转换期间电路从电源消耗较大的电流。电源电压用V DD表示，Q代表静态
（quiescent)，则IDDQ可用来表示MOS电路静态时从电源获取的电流，对此电
流的测试称为IDDQ测试，这是一种应用前景广泛的测试。
IDDQ测试概念的提出时间并不很长，但自半导体器件问世以来，基于电流的测
量一直是测试元器件的一种方法，这种方法即所谓的IDDQ测试，用在常见的短接故障检测中。自从Wanlsaa于1961年提出CMOS概念,1968年RCA制造出第一
块CMOSIC和1974年制造出第一块MOS微处理器以来，科研人员一直研究CMOS电路的测试，而静态电流测试则作为一项主要的参数测量1975年Nelson提出了IDDQ测试的概念和报告，1981年M.WLevi 首次发表了关于VLSICMOS的测试论文，这就是IDDQ测试研究的开端。其后，IDDQ测试用来检测分析各种DM0S缺陷，包括桥接故障和固定型故障1988年W.Maly首次发表了关于电流测试的论
iddq测试原理
iddq测试原理
iddq测试原理是一种集成电路（IC）测试方法，用于检测芯片内部的电流。它是一种零漏电流测试技术，通过检测芯片在静态状态下的电流来判断芯片的可靠性和质量。
iddq测试原理是基于CMOS（互补金属氧化物半导体）技术的电路测试方法。CMOS电路是一种低功耗、高集成度的电路技术，广泛应用于各种集成电路中。CMOS电路由N型MOS（NMOS）和P型MOS（PMOS）两种类型的MOSFET（金属氧化物半导体场效应晶体管）组成。在CMOS电路中，NMOS和PMOS是互补的，当一个导通时，另一个处于截止状态。
iddq测试原理利用CMOS电路中的互补特性，通过测量芯片在静态状态下的电流来判断芯片是否正常。在正常情况下，静态电流应该非常小，接近于零，因为CMOS电路在静态状态下是不消耗功耗的。而当芯片存在缺陷时，例如晶体管漏电流过大、晶体管通道短路等，会导致芯片内部的电流明显增加。iddq测试就是通过测量芯片的静态电流来检测这些缺陷。
iddq测试方法可以分为两种：全芯片iddq测试和局部iddq测试。全芯片iddq测试是在芯片的所有输入和输出端口都关闭的情况下进行的，这样可以确保测量到的电流是芯片内部的电流。而局部iddq测试则是在具体的电路模块上进行的，通过选择性地关闭部分
输入和输出端口，可以更精确地定位电流缺陷。
iddq测试在集成电路制造过程中具有重要的意义。它可以帮助制造商及时发现芯片的制造缺陷，提高芯片的质量和可靠性。在芯片设计阶段，iddq测试也可以用来评估芯片的功耗和电流泄漏情况，优化电路设计。
CMOS电路IDDQ测试电路设计
CMOS电路IDDQ测试电路设计摘要：针对CMOS集成电路的故障检测，提出了一种简单的IDDQ静态电流测试方法，并对测试电路进行了设计。所设计的IDDQ电流测试电路对CMOS被测电路进行检测，通过观察测试电路输出的高低电平可知被测电路是否存在物理缺陷。测试电路的核心是电流差分放大电路，其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间，以检测异常的IDDQ电流。测试电路仅用了7个管子和1个反相器，占用面积小，用PSpice进行了晶体管级模拟，实验结果表明了测试电路的有效性。
关键词：IDDQ测试；测试方法；电流检测；CMOS电路
0 引言
测试CMOS电路的方法有很多种，测试逻辑故障的一般方法是采用逻辑响应测试，即通常所说的功能测试。功能测试可诊断出逻辑错误，但不能检查出晶体管常开故障、晶体管常闭故障、晶体管栅氧化层短路，互连桥短路等物理缺陷引发的故障，这些缺陷并不会立即影响电路的逻辑功能，通常要在器件工作一段时间后才会影响其逻辑功能。
功能测试是基于逻辑电平的故障检测，通过测量原始输出的电压来确定逻辑电平，因此功能测试实际上是电压测试。电压测试对于检测固定型故障，特别是双极型工艺中的固定型故障是有效的，但对于检测CMOS工艺中的其他类型故障则显得有些不足，而这些故障类型在CMOS电路测试中却是常见的。对于较大规模电路，电压测试测试集的生成相当复杂且较长，需要大量的实验数据样本。
IDDQ测试是对功能测试的补充。通过测试静态电流IDDQ可检测出电路中的物理缺陷所引发的故障。IDDQ测试还可以检测出那些尚未引起逻辑错误，但在电路初期会转换成逻辑错误的缺陷。本文所设计的IDOQ电流测试电路对CMOS被测电路进行检测，通过观察测试电路输出的高低电平可知被测电路是否有物理缺陷。测试电路的核心是电流差分放大电路，其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间，以检测异常的IDDQ电流。
ic半导体测试基础(中文版)
本章节我们来说说最基本的测试——开短路测试（Open-Short Test），说说测试的目的和方法。
一．测试目的
Open-Short Test也称为ContinuityTest或Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。
测试时间的长短直接影响测试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷，如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。
另外，在测试开始阶段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。
二．测试方法
Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及，但是对大多数器件而言，它的测试方法及参数都是标准的，这些标准值会在稍后给出。
基于PMU的Open-Short测试是一种串行（Serial）静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清0），接着连接PMU到单个的DUT管脚，并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管（图3-1），一个正向的电流会流经连接到电源的二极管（图3-2），电流的大小在100uA到500uA之间就足够了。大家知道，当电流流经二极管时，会在其P-N结上引起大约的压降，我们接下来去检测连接点的电压就可以知道结果了。
系统芯片IDDQ可测试设计规则和方法
坏 ，高 于 阈值 认 为 电路 是 有 故 障 的．虽 然 已经 开 发 了许 多有 关 评 价 无故 障 电流 值 的方 法 和 工 具 ，但 是工
业 上 基本 上 是 基 于对 大 量 器件 的 统 计测 量 ．一 般对 于 ０ ５ ． ｍ，０ ５ ｍ 和 ０ ２ １ 工 艺 的 数 字 电路 ，电 ． ．５ Ｔ Ｉ
维普资讯 http://www.cqvip.com
２０ 年 第 １ 卷 第 ３ ０２ ６ 期
（ 第４ 总 １期 ）
测 试 技 术 学 报
Ｊ ＯＵＲ —Ｌ ＯＦＴ Ｓ Ｎ Ｅ ＴＡＮＤ Ｍ Ｅ Ｓ Ａ ＡＵ
—
Ｖｏ ． ６ Ｎｏ ３ ２ ０ Ｉ１ ． ０ ２
ＲＥＭ ＥＮ Ｔ ＴＥＣＨ ＮＯ ＬＯ Ｇ Ｙ
障 测试 矢 量 只 能获 得 大 约 ９ 故 障覆 盖 率 ， 增 加 ｉ 试 矢 量 对提 高 覆 盖 率 利益 很 小 ．然 而 ，通过 给 功 能 ０ 再 煲 ｝
和 固定 故 障 测试 集 增 加少 量 的 Ｉｅ测 试 矢 量 ， 障 覆盖 率 可迅 速 升 高 ， 近 １０ Ｄａ 故 接 ０ ％．实 验 表 明 给功 能 和 固
增大 而 引 起 ＩＤ测 试 问题 的可 测试 性 设计 方 法 ． ｏＱ
１ Ｓ ＤＱ 试 争 端 ＯＣ ＩＤ测
Ｉ Ｑ 试 的 理论 基 础 是 基 于静 态 ＣＭＯＳ 电路 无 故 障 电流 的 评估 ，由于 无 故 障 Ｃ ｏ 测 Ｄ ＭＯＳ 电路 在 静 态 条
浅谈CMOS集成电路的IDDQ测试
试 ， 以检测 出 电路是 否 存在 故障 。 可 如图 １ 示 ， 所 Ｐ沟 晶体 管 具 有栅 氧化 层 缺 陷 。 当逻 辑 门的输 入从 逻辑 １ 化 到逻辑 ０时 ， Ｄ的值从很 变 ＩＱ Ｄ
作一段时间后才会影响其逻辑功能 。
摘 要 ： 绍 了 ｌｏ测 试 的基本 原理 和 主要测试 方 法 ， ＭＯ Ｃ本质 上是 电流 可测试 的，Ｄ 测 介 ｏｑ Ｃ ＳＩ ＩＤ Ｑ
试 可有效地 提高 产 品质量 ， 降低 芯片 生产价 格 ， 并且 它对失效 响 应分析 （ Ｅ 是 非 常有用 的。 Ｆ Ａ） 关键 词 － Ｄ测试 ； 陷 ； ＂ Ｑ Ｉ Ｄ 缺 故障 ； 靠性 可
ｔ ｓ．Ｉ ｕ ｔ ｎ ｅ ＣＭＯＳ Ｉ ｃ ｒｅ ｔ ｃ ｎ ｂ ｅ ｔ ｄ， Ｄ Ｑ ｔ ｓ ａ ｖ ｉａ ｌ ｉ ｒ ｖ Ｃ ｑｕ ｌｔ Ｄｅ ｒ ｓ ｅ ｔ ｎ ｓ ｂｓａ ｃ Ｃ ｕ ｒ ｎ ａ ｅ ｔ ｓｅ Ｉ Ｄ ｅ ｔ ｃ ｎ ａ ａ ｌｂ ｙ ｍｐ ｏ ｅ Ｉ ａｉ ｙ， ｐ ｅ ｓ ＣＭＯＳ ｃ ｐ’ ｏ ｔｐ ｉｅ， ｄ ｖ ｒ ｅ ｐ ｕ ｎ ｔ ａｌ ｄ ａ ａｙ ｉ． ｈｉ Ｓ ｃ ｓ ｒｃ Ａｎ ｅ ｙ ｈ ｌ ｆ ｌｏ ｈｅ ｆ ｉ ｎ ｌ ｓｓ ｅ
小变化到较大 ； 如果 不存 在缺 陷 ， 。返 回到初始 Ｉ。 。 值。与时间轴垂直 的箭头表示 Ｉ Ｑ Ｄ 测试值 ， Ｄ 输入变 化后 ， 必须在 瞬 态 电 流达 到稳 定 时才 可 进 行 ＩＤ测 。０
05_Iddq
VLSI Testing
IDDQ电流测试
Why IDDQ Testing?
前面讨论检测故障的测试是在逻辑电平意义上的功能测试，即初级输出的电压测试。这种测试对检测固定故障，特别是双极性电路是有效的。
现在集成电路主要采用CMOS工艺，电压测试不能保证检测固定故障除外的其他类型故障，此外电压测试的测试码产生复杂性较高。
电流测试，其测试集一般较小，检测固定故障也很有效。CMOS 电路的特点是：静止漏电流非常小，只有在电路电平发生变化时才有较大的电流。有缺陷的电路的IDDQ比正确电路的IDDQ要大得多，因此可以检测各种CMOS缺陷，包括延时故障、桥接故障、固定故障。
IDDQ Testing
Advantage of IDDQ Testing
Fault effect is easy to detect
Many realistic faults are detectable
ATPG is relatively simple
Test length is shorter
Built-in current sensing is possible
Basic Principle of
I DDQ Testing Measure I DDQ current through V ss bus
Limitations of I DDQ Testing
I DDQ tests work:
IDDQ测试基础是要求无故障电路的静止I DDQ比有故障时的静止电流小很多。随着工业特征尺寸的减小，MOSFET的阈值电压下降，而截至电流上升。另外，电路密度的提高，规模加大，也增加了无故障电流。
超大规模集成电路的测试技术
目录
摘要 (1)
关键词 (1)
Abstract (1)
1 引言 (1)
2 测试的基本概念 (2)
2.1 测试的原理 (2)
2.2 测试的环节 (2)
2.3 测试的可靠性 (3)
2.4 测试的分类 (3)
3 测试的难度 (3)
4 测试方法 (4)
4.1 多工位测试 (4)
4.2 SIP测试 (4)
4.3 IDDQ测试 (4)
4.4 DFT测试 (5)
4.4.1 集成电路的可测试质量评价 (5)
4.4.2 可测试性设计的目标 (5)
4.4.3 效益和成本的分析 (5)
4.4.4 三种DFT方案的对比分析 (6)
4.4.5 DFT技术的应用策略 (7)
4.5 系统测试 (7)
4.6 模拟和混合信号测试 (7)
5 总结 (8)
致谢 (9)
参考文献 (9)
超大规模集成电路测试技术
网络工程专业学生曲倩倩
指导教师吴俊华
摘要：随着电子工业发展、特征尺寸减少、集成度持续增加，需要更有效的测试方法以保证芯片的可靠操作。为了控制产品的成本，测试工程师在不断地改进和组合各种测试方法。首先综述了VLSI 测试的几项基本概念，测试的基本原理、测试的环节、测试的可靠性和测试的分类。测试必然存在难度，随之分析了存在难度的原因。然后介绍了多工位测试、SIP测试、IDDQ测试、DFT测试和系统测试五种测试方法，并分析比较了这几种方法各自的特点。最后，预计了VLSI的未来，为了降低测试的难度，可测试性设计至关重要。
关键词：集成电路测试效率系统可测性
The Test Technique of Very Large Scale Integration
用于IDDQ测量的设备和方法[发明专利]
![用于IDDQ测量的设备和方法[发明专利]](https://img.taocdn.com/s3/m/2a13102d8bd63186bdebbcbb.png)
专利Байду номын сангаас称：用于IDDQ测量的设备和方法 专利类型：发明专利 发明人：J·L·H·范希斯 申请号：CN03821862.3 申请日：20030806 公开号：CN1682122A 公开日：20051012
摘要：将IDDQ测试应用于电子电路(16)。电源单元给电子电路提供电源电流。把电源单元的输出 阻抗调整到一个为电子电路选择的数值，该数值被选择成使得包括一个在电源单元和电子电路之间的 连接的谐振电路(14 )基本上临界阻尼。用以测量IDDQ电流的电流感测元件(18)耦合在外部电源和电 源单元的电源输入端之间，使得电流感测元件不影响输出阻抗。
申请人：皇家飞利浦电子股份有限公司 地址：荷兰艾恩德霍芬 国籍：NL 代理机构：中国专利代理(香港)有限公司 更多信息请下载全文后查看
永磁同步电机 实际 id iq 电流
永磁同步电机
一、引言
永磁同步电机是一种常见的交流电机，它以其高效率、高功率密度和响应快的特点在许多领域得到广泛应用。在实际运行中，了解永磁同步电机的实际 id, iq 电流是非常重要的，因为它们直接影响着电机的性能表现。
二、永磁同步电机的基本原理
永磁同步电机是一种将电磁感应原理应用于电动机中的设备。它的基本原理是在电磁场中，当电流通过绕组时，会产生一个产生转矩的磁场。这个磁场与永磁体的磁场相互作用，引起转子的转动。
三、id, iq 电流的定义和作用
3.1 id 电流
id 电流，也称为直轴电流，是永磁同步电机中与转子磁场垂直的轴向电流。它的主要作用是控制电机的磁场强度。
3.2 iq 电流
iq 电流，也称为直轴电流，是永磁同步电机中与转子磁场平行的轴向电流。它的主要作用是控制电机的转矩产生。
四、控制实际 id, iq 电流的方法
4.1 闭环控制
闭环控制是通过测量电机的真实 id, iq 电流，并与期望值进行比较，从而调节电机的控制参数，实现对电机效果的精确控制。
4.2 磁场定向控制
磁场定向控制是一种常用的控制方法，通过在直角坐标系下变换电机电流，将直轴电流 iq 控制在零或恒定值，实现电机转子磁场与电流矢量的完全对齐。
五、实际 id, iq 电流的测量和计算
5.1 电流传感器
电流传感器是实时测量电机电流的关键设备。常用的电流传感器有霍尔效应传感器和电阻分压器。
5.2 电流计算方法
根据电流传感器的输出信号和电路特性，可以通过计算来获取实际的 id, iq 电流数值。
六、永磁同步电机的应用领域
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电流测试
1 电流测试简介
功能测试是基于逻辑电平的故障检测，逻辑电平值通过测量原始输出的电压来
确定，因此功能测试实际上是电压测试。电压测试对于检测固定型故障特别是双极型工艺中的固定型故障是有效的，但对于检测CMOS 工艺中的其他类型故障则显得
有些不足，而这些故障类型在CMOS 电路测试中是常见的对于较大电路，电压测试
由于测试图形的生成相当复杂且较长，因而电流测试方法被提出来电流测试的测试集相当短，这种测试方式对于固定型故障也有效。
CMOS 电路具有低功耗的优点，静态条件下由泄漏电流引起的功耗可以忽略，仅
表示，Q 代表静态
在转换期间电路从电源消耗较大的电流。电源电压用V
DD
（quiescent) ，则IDDQ 可用来表示MOS电路静态时从电源获取的电流，对此电
流的测试称为IDDQ 测试，这是一种应用前景广泛的测试。
IDDQ 测试概念的提出时间并不很长，但自半导体器件问世以来，基于电流的测量一直是测试元器件的一种方法，这种方法即所谓的IDDQ 测试，用在常见的短接
故障检测中。自从Wanlsaa 于1961 年提出CMOS 概念, 1968 年RCA 制造出第一
块CMOS IC 和1974 年制造出第一块MOS 微处理器以来，科研人员一直研究CMOS 电路的测试，而静态电流测试则作为一项主要的参数测量1975 年Nelson 提出了IDDQ 测试的概念和报告，1981 年M.W Levi 首次发表了关于VLSI CMOS 的测试论文，这就是IDDQ 测试研究的开端。其后，IDDQ 测试用来检测分析各种DM0S 缺陷，包括桥接故障和固定型故障1988 年W.Maly 首次发表了关于电流测试的论文, Levi, Malaiya, C.Crapuchettes, M.Patyra , A .Welbers 和S.Roy 等也率先进
行了片内电流测试的研究开发工作，这些研究奠定了IDDQ 测试的基础、1981 年Philips semiconductor 开始在SRAM 产品测试中采用片内IDDQ 检测单元，其后
许多公司把片内IDDQ 检测单元用在ASIC产品中，但早期的IDDQ 测试基本上只为政府、军工资助的部门或项目所应用。
直到20 世纪80 年代后期，半导体厂商认识到IDDQ 测试是检测芯片物理缺陷
的有效方法，IDDQ 测试才被普遍应用, CAD 工具也开始集成此项功能。目前，IDDQ 测试也逐渐与其他DFT结构，例如扫描路径测试、内建自测试、存储器测试等，结合在一起应用。20 世纪80 年代，电流测量基本上是基于片外测量电路的，80 年代末片上电流传感器的理论和设计方法得以提出，随后这方面所开展的理论
和方法研究纷纷出现，IEEE Technical Committee on Test Technology 于1994
年成立一个称做QTAG ( Quality Test Action Group ) 的技术组织，其任务是研
究片上电流传感器的标准化问题，但该组织得出了电流传感器不经济的结论，因此，1996 年结束标准化研究工作，目前电流传感器的研究主要针对高速片外传感器。
IDDQ 测试是源于物理缺陷的测试，也是可靠性测试的一部分1996 年SRC (Semiconductor Research Corporation ）认定IDDQ 测试是20 世纪90 年代到
21 世纪主要的测试方法之一。IDDQ 测试已成为IC 测试和CAD 工具中一个重要内容，许多Verilog/HDL 模拟工具包含IDDQ 测试生成和故障覆盖率分析的功能。
IDDQ 测试引起重视主要是测试成本非常低和能从根本上找出电路的问题（缺陷）所在。例如，在电压测试中，要把测试覆盖率从80％提高10% ，测试图形一般要
增加一倍，而要从95 ％每提高一个百分点，测试图形大约要在前面的基础上提高
一倍，但若在电压测试生成中加入少量的IDDQ 测试图形，就可能达到同样的效果。另外，即使电路功能正常，IDDQ 测试仍可检测出桥接、短路、栅氧短路等物理缺陷。但是IDDQ 测试并不能代替功能测试，一般只作为辅助性测试。IDDQ 测试也
有其不足之处，一是前面提到的需要选择合适的测量手段，二是对于深亚微米技术，由于亚阂值元件的增加，静态电流已高得不可区分。
IDDQ 测试的原理就是检测CMOS电路静态时的漏电流，电路正常时静态电流非常小（nA 级），而存在缺陷时（如栅氧短路或金属线短接）静态电流就大得多如果
用IDDQ 法测出某一电路的电流超常，则意味着此电路可能存在缺陷。图1 以CMOS 反相器中栅氧短路和金属线桥接形成的电流通道为例，对这一概念进行了进
一步阐述对于正常的器件，因制造工艺的改变或测量的不准确，也可能得出IDDQ
电流过大的判断，这种情况应先予以排除。
图1 CMOS反向器中形成的电流通道
虽然IDDQ 的概念比较直观，但对于VLSI 而言，IDDQ 测试并不简单，关键问题是如何从量值上区分正常电路的电流和有缺陷电路的电流。1996年Willams T .
E ．提出了用静态电流分布来区分电路“好坏”的概念，采用静态电流分布曲线来描述，如图2 所示。图2 左半部分是正常的CMOS 反相器的静态电流分布曲线，
其均值为Mg，右半部分是有缺陷的CMOS 反相器的静态电流分布曲线，其均值为Md。如果Mg和Md的差值比较大，就可以比较容易地选择一个静态电流上限值来区分电路的“好坏”。区分开正常电路的电流和有缺陷电路的电流限值，不但与电路的设计参数、制造工艺有关，还与电流的测试手段有关。
图2 IDDQ值的典型分布
2 IDDQ测试机理
2.1 基本概念
一个数字IC 可能包含上百万个晶体管，这些晶体管形成不同的逻辑门，不管
这些门电路形式和实现功能如何，都可以把它们用一个反相器的模型来表达。首先研究CMOS 反相器及其在有故障和无故障条件下的转换电流，在输入电压从O 转换到VDD的过程中，PMOS管会由导通转换为截止，而NMOS管则会从截止转换为导通，内，栅极所具有的电压会使两管同时导通，也正是在这段时间内
但在转换时间t
f
电源和地回路中形成比较大的电流，对其用SPICE 模拟所得的波形如图3所示
图3 CMOS反相器转换电流的SPICE模拟
图4 绘出0.6um 工艺，NMOS管W＝L＝0.6um, PMOS管W=2.5um 、L＝0.6um 的CMOs 反相器的SPICE 模拟图。上部分图形是CMOS 反相器无故障时输入电压Vgs
和电源电流的SPICE 模拟图，下部分图形是有故障时（输入输出短接）输入电压
和电源电流的SPICE 模拟图。从此图中可以看出，对于有故障的电路，当输入电
压Vgs为高电平时，电源电流维持在一固定的、比较大的值，这是因为输出经NMOS拉低到地电平。但当输入电压Vgs＝0时，PMOS 导通，而NMOS 也固定在输入