华中师范大学数字逻辑A卷

合集下载

数字逻辑期末试卷(A卷)试题及答案

华东师范大学期末试卷(A)2009 —2010学年第一学期课程名称：数字逻辑学生姓名：学号:专业年级/班级课程性质：公共必修、公共选修、专业必修、专业选修一、填空题 (20分，每空2分)1. ( 34.5)10 = ( (1) 11 0100.0101 ) 8421BCI= ((2) 100010.1 ) 2 = ( _( 3)22.8 ) 16。

2. Y = A(B +C) +CD 的对偶式为(4)Y' = AC+BC + AD 。

3. 在数字系统中，要实现线与功能可选用(5) OC/OD门；要实现总线结构可选用(6)传输门。

4. 化简F (A,B,C,D) =E m(3, 5, 6, 7, 10) + d (0, 1, 2, 4, 8)可得(7)F=A'+ B' D' 。

5. 已知某左移寄存器，现态为011001 ,若空位补0,则次态为(8)110010 ______ 。

6. 二进制数(一10110) 2的反码和补码分别为(9) 101001 和(10)101010 。

二、选择题(20分，每题2分)1. 在下列逻辑部件中•不属于组合逻辑部件的是 D 。

A. 译码器 B •编码器 C •全加器 D •寄存器2. 逻辑表达式A+BC = __B _______ 。

A . A + CB . (A + B)(A +C) C. A+B+ABC D. B+ C3. 能得出X= 丫的是CA. X+ Z= Y+ ZB.XZ=YZC. X+ Z= Y+ Z且XZ=YZD.以上都不能4. 为将D触发器转换为T触发器，图中所示电路的虚框内应是 A 。

A .同或门B .异或门C .与非5. 设A1、A2、A3为三个信号，则逻辑函数 C 能检测出这三个信号中是否含有奇数个高电平。

A . A1A2A3B . A1+A2+A3C . A1 ® A2 ®A3 D . A1+ A2A36. 以下说法正确的是_C ___A. TTL门电路和CMO门电路的输入端都可以悬空B. TTL门电路和CMOS］电路的输入端都不可以悬空C. TTL门电路的输入端可以悬空，而CMO门电路的输入端不可以悬空D. TTL门电路的输入端悬空时相当于接高电平，CMO门电路的输入端悬空时相当于接低电平。

华师17年9月课程考试《数字逻辑》作业考核试题

华师17年9月课程考试《数字逻辑》作业考核试题
一、单选题
1、B
2、D
3、D
4、A
5、B
一、单选题（共 20 道试题，共 40 分。

）V 1. 是8421BCD码的是（）
A. 1010
B. 0101
C. 1100
D. 1111
正确答案：B
2.
题面见图片：
A. A
B. B
C. C
D. D
正确答案：D
3. 用ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为（）。

A. 8
B. 16
C. 32
D. 64
正确答案：D
4. 下列触发器中，（）不可作为同步时序逻辑电路的存储元件。

A. 基本R-S触发器
B. D触发器
C. J-K触发器
D. T触发器
正确答案：A
5. 构造一个模10同步计数器，需要（）触发器
A. 3个
B. 4个
C. 5个
D. 10个
正确答案：B
6. PROM、PLA、和PAL三种可编程器件中，（）是不能编程的
A. PROM的或门阵列
B. PAL的与门阵列
C. PLA的与门阵列和或门阵列
D. PROM的与门阵列
正确答案：D
7. 和二进制数(1100110111.001)等值的十六进制数学是( )。

A. 337.2。

《数字逻辑》期末考试A卷参考答案

《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。

（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。

(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。

—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的状态为QiQ 严0 0。

数字逻辑与数字系统_2_试题卷

山东工商学院2020学年第一学期数字逻辑与数字系统课程试题 A卷（考试时间：120分钟，满分100分）特别提醒：1、所有答案均须填写在960数字加起来827参考答案207上，写在试题纸上无效。

2、每份答卷上均须准确填写函授站、专业、年级、学号、姓名、课程名称。

一单选题 (共10题，总分值20分 )1. 一个8选一数据选择器的数据输入端有个。

（2 分）A. 1B. 2C. 3D. 4E. 82. 8位移位寄存器，串行输入时经__________个脉冲后，8位数码全部移入寄存器中。

（2 分）A. 1B. 2C. 4D. 83. 将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为_________。

（2 分）A. 采样B. 量化C. 保持D. 编码4. 若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线+位线）共有________________条。

（2 分）A. 8B. 16C. 32D. 2565. 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为_________。

（2 分）A. 采样B. 量化C. 保持D. 编码6. 在下列逻辑电路中，不是组合逻辑电路的有。

（2 分）A. 译码器B. 编码器C. 全加器D. 寄存器7. 同步计数器和异步计数器比较，同步计数器的显著优点是__________ 。

（2 分）A. 工作速度高B. 触发器利用率高C. 电路简单D. 不受时钟CP控制。

8. 某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要__________ 时间。

（2 分）A. 10μSB. 80μSC. 100μSD. 800ms9. 一个16选1的数据选择器，其地址输入（选择控制输入）端有个。

（2 分）A. 1B. 2C. 4D. 1610. 一个无符号8位数字量输入的DAC，其分辨率为_________位。

《数字逻辑与数字系统》期末考试试题(A)

北京邮电大学2008——2009学年第一学期《数字逻辑与数字系统》期末考试试题（A ）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。

学生必须按照监考教师指定座位就坐。

二、书本、参考资料、书包等物品一律放到考场指定位置。

三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。

四、学生必须将答题内容做在试题答卷上，做在草稿纸上一律无效。

五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。

考试课程数字逻辑与数字系统考试时间 2009年1月13日题号一二三四五六七八总分满分 10 20 10 10 10 12 14 14 得分阅卷教师一、选择题（每小题1分，共10分。

）1． )D C B (B )B A (A F ++++==( )A .B B . A+BC . 1D .AB2．同步时序电路和异步时序电路比较，其差异在于后者（） A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3．（10000011）8421BCD 的二进制码为（）。

A .( 10000011)2B .(10100100)2C . (1010011)2D . (11001011)24． 74LS85为四位二进制数据比较器。

如果只进行4位数据比较，那么三个级联输入端a<b 、a>b 、a=b 应为（）。

A . a<b 接地，a>b 接地，a=b 接地B . a<b 接高电平，a>b 接高电平，a=b 接高电平C . a<b 接高电平，a>b 接高电平，a=b 接地5． N 个触发器可以构成能寄存（）位二进制数码的寄存器。

A. NB. 2NC. 2ND. N 26．时序电路中对于自启动能力的描述是（）。

A . 无效状态自动进入有效循环，称为具有自启动能力。

数字逻辑试卷及答案

数字逻辑试卷及答案0(共5页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--《数字电路与逻辑设计》模拟试卷1试题卷注意：1.试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。

请监考老师负责监督。

2.请各位考生注意考试纪律，考试作弊全部成绩以零分计算。

3.本试卷满分100分，答题时间为90分钟。

4.本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。

一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。

1. 下列四个数中，最大的数是。

[A] (AF)16 [B] (0010)8421BCD[C] ()2 [D] (198)104. 对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为。

[A] 2 [B] 8 [C] 16 [[A] OC 门[B] PMOS [C] NMOS [D] CMOS[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X5. 以下各电路中，可以产生脉冲定时。

[A] 多谐振荡器[B] 单稳态触发器[C] 施密特触发器[D] 石英晶体多谐振荡器[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器7. 同步时序电路和异步时序电路比较，其差异在于后者。

[A] 没有触发器[B] 没有统一的时钟脉冲控制[C] 没有稳定状态[D] 输出只与内部状态有关[A] 触发器[B] 晶体管[C] MOS管[D] 电容9. 当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。

[A] 组合逻辑电路[B] 时序逻辑电路[C] 存储器[D] 数模转换器[A] 2[B] 4[C] 8[D] 32二、多项选择题(本大题共5小题，每小题3分，共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。

数字逻辑试卷及答案

计算机学院第二学期《数字逻辑》期未考试试卷 A 卷学号班级姓名成绩一、填空（每空1分，共14分）1、（21.5）10=（）2=（）8=（）162、若0.1101x =-，则[]x 补=（）3、十进制数809对应的8421BCD 码是（）4、若采用奇校验，当信息位为10011时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（）、（）、（）7、函数()()F A B C D =+⋅+的反函数是（）8、与非门扇出系数N O 的含义是（）9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（）可以将减法运算转化为加法运算A ．原码B ．余3码C ．Gray 码D ．补码2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（） A ．00 B ．01 C ．10 D ．113、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（）个状态A ．2B ．4C ．5D ．6 4、下列集成电路芯片中，（）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（）A ．两个稳态B ．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。

华中师范大学网络学院《数字逻辑》试题库及答案

华中师范大学网络学院《数字逻辑》试题库及答案一、选择题1．和二进制数(1100110111.001)等值的十六进制数学是( )。

A.337.2B.637.2C.1467.1D.c37.42．是8421BCD 码的是（）A.1010B.0101C.1100D.11113．和二进制码1100对应的格雷码是（）A.0011B.1100C.1010D.01014．如下图，电路实现的逻辑功能F=（）A.ABB.0C.A+BD.15． TTL 电路中，高电平V H 的标称值是（）A.0.3VB.2.4VC.3.6VD.5V 6．和逻辑式ABC A +__相等的式子是( ) A.ABC B.1+BC C.A D.BC A +___7．若干个具有三态输出的电路输出端接到一点工作时，必须保证（）A.任何时候最多只能有一个电路处于三态，其余应处于工作态。

B.任何时候最多只能有一个电路处于工作态，其余应处于三态。

C.任何时候至少要有两个或三个以上电路处于工作态。

D.以上说法都不正确。

8． A+B+C+__A +A __B =（）A.AB.__AC.1D.A+B+C9．下列等式不成立的是（）A.B A B A A +=+__B.(A+B)(A+C)=A+BCC.AB+AC+BC=AB+BCD.1________=+++B A AB B A B A10． ) (F ,)6,5,4,3,2,1,0(C)B,,F(A ==∑则m A.ABC B.A+B+C C.______C B A ++ D. ______C B A11．欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是( )A.5B.6C.10D.5312．一块数据选择器有三个地址输入端，则它的数据输入端应有（）。

A.3B.6C.8D.113．或非门构成的基本RS 触发器，输入端SR 的约束条件是（） A.SR=0 B.SR=1 C.1____=+R S D.0____=+R S14．在同步方式下，JK 触发器的现态Q n = 0，要使Q n+1 = 1，则应使（）。

数字逻辑课程作业答案

数字逻辑课程作业_A交卷时间：2016-05-04 16:55:11 一、单选题1.(4分)如图x1-275A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第一章收起解析答案D解析第一章补码2.(4分)以下电路中常用于总线应用的有()A. TSL门B.OC门C. 漏极开路门D.CMOS与非门纠错得分：0知识点：第三章收起解析答案A解析第三章其他类型的TTL与非门电路3.(4分)如果异步二进制计数器的触发器为10个，则计数状态有（）种A. A：20B. B：200C. C：1000D. D：1024纠错得分：0知识点：第九章收起解析答案D解析第九章计数器4.(4分)用n个触发器构成的计数器，可得到的最大计数模是（）A. (A) nB. (B) 2nC. (C) 2nD. (D)2n-1纠错得分：4知识点：第六章收起解析答案C解析第六章触发器电路结构和工作原理5.(4分)如图x1-109A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第四章收起解析答案C解析第四章组合逻辑电路的分析6.(4分)如图x1-229A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第五章收起解析答案D解析第五章译码器7.(4分)如图x1-218A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第十一章收起解析答案C解析第十一章数字系统概述8.(4分)化简如图h-d-1-22A. AB. BC. CD. D纠错得分：0知识点：第三章收起解析答案A解析第三章逻辑代数基础/逻辑函数的化简9.(4分)如图x1-371A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第十一章收起解析答案C解析第十一章数字系统概述10.(4分)如图x1-165A. (A)B. (B)C. (C)D. (D)纠错得分：0知识点：第二章收起解析答案D解析第二章逻辑函数表达式的形式和转换方法11.(4分)如图x1-342A. (A)B. (B)C. (C)D. (D)纠错得分：4知识点：第五章收起解析答案C解析第五章数据选择器12.(4分)数字系统工作的特点是具有___ 。

计算机科学与技术专业《数字逻辑电路》考试题及答案(A)试卷

院系：专业班级：学号：姓名：座位号：A. 4B. 3C. 6D. 57. 下列电路中属于时序逻辑电路的是【】A. 加法器B. 数据分配器C. 计数器D. 译码器8. 下列关于门电路的使用，描述不正确的是【】A. TTL 与非门闲置输入端可以直接接电源B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用C. CMOS 或门闲置输入端应接地D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为【】A. 同时增大R 、C 值B. 同时减小R 、C 值C. 同比增大R 值减小C 值D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是【】A. ROMB. 动态RAMC. MUXD. 静态RAM1. 8位D/A 转换器的理论分辨率是_____________________。

2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。

3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。

4. 图2.1所示集成计数器的模M=_____________________。

图2.1 （题2.4图）5. 共阳极接法数码显示器需要配用输出电平有效的译码器。

二、填空题（每小题2分，共20分）。

6. 对于T 触发器，当T=______时，触发器处于保持状态。

7. 逻辑函数C B AB F +=的反函数F 为_____________________。

8. 5个变量的逻辑函数全部最大项有_____________________个。

9. 二进制数()20110.101110转换成十进制数是___________________。

10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。

2022年华中师范大学计算机科学与技术专业《数据结构与算法》科目期末试卷A(有答案)

2022年华中师范大学计算机科学与技术专业《数据结构与算法》科目期末试卷A（有答案）一、选择题1、有一个100*90的稀疏矩阵，非0元素有10个，设每个整型数占2字节，则用三元组表示该矩阵时，所需的字节数是（）。

A.60B.66C.18000D.332、用数组r存储静态链表，结点的next域指向后继，工作指针j指向链中结点，使j沿链移动的操作为（）。

A.j=r[j].nextB.j=j+lC.j=j->nextD.j=r[j]->next3、某线性表中最常用的操作是在最后一个元素之后插入一个元素和删除第一个元素，则采用（）存储方式最节省运算时间。

A.单链表B.仅有头指针的单循环链表C.双链表D.仅有尾指针的单循环链表4、循环队列A[0..m-1]存放其元素值，用front和rear分别表示队头和队尾，则当前队列中的元素数是（）。

A.（rear-front+m）%mB.rear-front+1C.rear-front-1D.rear-front5、下列关于AOE网的叙述中，不正确的是（）。

A.关键活动不按期完成就会影响整个工程的完成时间B.任何一个关键活动提前完成，那么整个工程将会提前完成C.所有的关键活动提前完成，那么整个工程将会提前完成D.某些关键活动若提前完成，那么整个工程将会提前完成6、若元素a，b，c，d，e，f依次进栈，允许进栈、退栈操作交替进行，但不允许连续三次进行退栈操作，则不可能得到的出栈序列是（）。

7、排序过程中，对尚未确定最终位置的所有元素进行一遍处理称为一趟排序。

下列排序方法中，每一趟排序结束时都至少能够确定一个元素最终位置的方法是（）。

Ⅰ．简单选择排序Ⅱ．希尔排序Ⅲ．快速排序Ⅳ．堆排Ⅴ．二路归并排序A．仅Ⅰ、Ⅲ、Ⅳ B．仅Ⅰ、Ⅱ、Ⅲ C．仅Ⅱ、Ⅲ、Ⅳ D．仅Ⅲ、Ⅳ、Ⅴ8、下述二叉树中，哪一种满足性质：从任一结点出发到根的路径上所经过的结点序列按其关键字有序（）。

数字逻辑技术试卷及解析

数字逻辑技术试卷-第2章一、填空题1.逻辑电路中，电平接近0时称为低电平，电平接近V CC或V DD时称为高电平。

2.数字电路中最基本的逻辑门有与、或和非门。

常用的复合逻辑门有与非门、或非门、与或非门、异或门和同或门。

3.图腾结构的TTL集成电路中，多发射极三极管可完成与门逻辑功能。

4.CMOS反相器是两个增强型的MOS管组成，且其中一个是N沟道管，另外一个是P沟道管，由于两管特性对称，所以称为互补对称CMOS反相器。

5.TTL与非门输出高电平U OH的典型值是 3.6V，低电平U OL的典型值是0.3V。

6.普通的TTL与非门具有图腾结构，输出只有高电平和低电平两种状态；TTL三态与非门除了具有1态和0态，还有第三种状态高阻态，三态门可以实现总线结构。

7.集电极开路的TTL与非门又称为OC门，几个OC门的输出可以并接在一起，实现线与逻辑功能。

8.TTL集成电路和CMOS集成电路相比较，其中TTL集成电路的带负载能力较强，而CMOS集成电路的抗干扰能力较强。

9.用三态门构成总线连接时，依靠使能端的控制作用，可以实现总线的共享而不至于引起总线冲突。

10. TTL集成与门多余的输入端可与有用端并联或接高电平；TTL集成或门多余的输入端可与有用端并联或接低电平。

二、判断下列说法的正误1.所有的集成逻辑门，其输入端子均为两个或两个以上。

（错）2.根据逻辑功能可知，异或门的反是同或门。

（对）3.具有图腾结构的TTL与非门可以实现“线与”逻辑功能。

（错）4.基本逻辑门电路是数字逻辑电路中的基本单元。

（对）5.TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。

（错）6.74LS系列产品是TTL集成电路的主流产品，应用最广泛。

（对）7.74LS系列集成电路属于TTL型，CC4000系列集成电路属于CMOS型。

（对）8.与门多余的输出端可与有用端并联或接低电平。

（错）9.OC门不仅能够实现“总线”结构，还可构成与或非逻辑。

数字逻辑电路期末试卷及答案 (3)

第1页，共8页第2页，共8页院系：专业班级：学号：姓名：座位号：20 -20 学年第学期期末考试试卷《数字逻辑电路》（A ）卷一、选择题（每小题2分，共20分）1、下列数中最大的数是【D 】 A 、（3C ）16 B 、（57）8C 、（70）10D 、（1110010）22、8个输入端的编码器按二进制数编码时，输出端的个数是【B 】 A 、2个 B 、3个C 、4个D 、8个3、逻辑电路中的晶体管一般工作在【B 】A 、放大区B 、饱和区或截至区C 、截至区D 、饱和区4、同步时序电路和异步时序电路比较，其差异在于后者【B 】 A 、没有触发器； B 、没有统一的时钟脉冲控制； C 、没有稳定状态； D 、输出只与内部状态有关；5、n 个变量的逻辑函数全部最大项的个数有【C 】 A 、n B 、2n C 、2nD 、2n -16、555定时器的结构如图1.1所示，如果芯片的5脚悬空；RD =V CC =5V ，6脚输入4V 电压，2脚输入2V 电压，下列关于555电路说法正确的是【 A 】U CC U CO U 6(TH)(TR)U oR D U 2放电端图1.1（题1.6图）A 、U O 输出低电平，放电开关V 1导通；B 、U O 输出高电平，放电开关V 1截止；C 、U O 输出低电平，放电开关V 1截止；D 、U O 输出高电平，放电开关V 1导通； 7、图1.2所示用74LS161（同步16进制计数器，Cr 异步清零端、LD 同步置数端、OC 进位输出端，P 、T 计数允许端）构成的计数器正确的说法是【D 】A 、同步置数法组成的9进制计数器；B 、异步置数法组成的8进制计数器；C 、同步置数法组成的10进制计数器；D 、异步复位法组成的9进制计数器；图1.2（题1.7图） 8、要使由与非门组成的基本RS 触发器保持原状态不变，D S 、D R 端输入的信号应取【A 】 A 、1==D D S RB 、10==D D S R 、C 、01==D DS R 、 D 、0==D D S R9、为获得输出频率非常稳定的脉冲信号，应采用【C 】A 、对称多谐振荡器B 、555定时器组成的对称多谐振荡器第3页，共8页第4页，共8页装订线内不许答题 C 、石英晶体振荡器 D 、单稳态触发器 10、下列关于TTL 与非门闲置输入端的处理不正确的是【D 】 A 、直接接电源电压VccB 、与有用输入端并联使用C 、外界干扰小时，可以剪断或悬空D 、直接接地1、二进制数-110011的补码是 1001101 。

数字逻辑试卷(A)

数字逻辑试卷(A)1．十进制数的特点一是（逢十进一），二是有（十）个计数符号 2. R 进制数R M 可表示为R M =∑--=1n mi ia（ R ）3. 10 =（）84. (562)10 =（ 0101 0110 0010 ）8421BCD 5．2 =（ 16 ）166．每位八进制数可用（ 3 ）位二进制数表示。

7．ASCII 码是七位二进制代码，最多可以表示（ 128 ）个字符。

8．最基本的逻辑门电路是（与）门、（或）门和（非）门。

9．8个变量有（ 28）个最小项。

10．施密特触发器V ＋≠V －称之为（滞后）特性。

二、判断（每小题1分，本大题10分） 1．循环码也是BCD 码。

（ n ） 2. 同或是异或的反。

（ y ） 3. 1=+ABCD D C B A ( n )4．组合电路是各种门电路构成的，不包含触发器。

（ y ） 5．二进制译码器给定输入，所有输出中只有一个是有效电平。

（ y ） 6．优先编码器允许多个输入同时有效。

（ y ） 7．边沿触发器的状态变化只能发生在CP 有效边沿到达的一瞬间，在CP 的高电平、低电平期间以及无效边沿时触发器状态不变。

（ y ）8．异步时序电路无统一的时钟。

（ y ） 9．Mealy 型时序电路的输出是输入和现态的函数。

（ y ） 10．多谐振荡器需要外加触发信号才能产生矩形波输出。

（ n ）三、单项选择（将正确选择的编号填入括号中，每小题1分，本大题10分） 1．下列BCD 码哪个是无权码（B ．余3码）2．逻辑函数的哪种表示方式是唯一的（B ．真值表） 3．下列哪种门输出端不能直接并联（ C ．普通与非门） 4．下列哪种电路在输出端可以得到输入变量的全体最小项（A ．二进制译码器） 5．二——十进制编码器有十个输入，有几个输出（个） 6．下列哪种触发器对输入有约束（触发器）７．哪种触发器是边沿触发（ B.维持阻塞D 触发器）8.时序电路中描述存储电路的次态与其输入和存储电路现态之间逻辑关系的方程式叫（C.状态方程）9.时序电路中（A.一定有存储电路）10.串行加法器实现两个Ｎ位二进制数相加，需要（ A.１个全加器）四、逻辑运算（每小题3分，本大题1５分）1．已知CD ABC F +=，当ＢＣ＝１且Ｄ＝１时Ｆ是否一定是零（是） 2 .在函数Ｆ（Ａ,Ｂ,Ｃ）＝Ａ＋Ｂ＋Ｃ的真值表中Ｆ＝０的状态有几个（一个） 3.用公式法证明C AB C B A C B A +=+⊕)( 答：D B A F +=4.用公式法化简DC D A BD B A F +++=5.用图形法化简Ｆ＝ＡＢ＋ＢＣ＋ＣＤ＋ＤＡ，约束项为m 0，m 1，m 4，m 5五、组合电路分析设计（本大题18分） 1．比较图示两电路的逻辑功能。

数字逻辑电路试卷(附答案)

一、填空题（每空1分，共10分）1．逻辑函数的两种标准形式分别为。

2．将2004个“1”异或起来得到的结果是（0）。

3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。

4．A/D 转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。

5．8位D/A 转换器当输入数字量10000000为5v 。

若只有最低位为高电平，则输出电压为（5/128）v ；当输入为10001000，则输出电压为（5*136/128）v 。

6．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。

7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD ；8．已知某74ls00为2输入4与非门，I OL =22mA ，I OH =2mA ， I IL =2mA ， I IH =40μA ，则其低电平输出的扇出系数N OL =（11），其高电平输出的扇出系数N OH =（ 50）；9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6）10. 根据对偶规则和反演规则，直接写出的对偶式和反函数，Fd =（)， =()； 11．12．已知X=（-17），则X 的8位二进制原码为（10001001），其8位二进制补码为（11110111）；13．T' 触发器的次态方程是（Qn+1 = ~Qn ）；14．D 触发器的次态方程是（）；15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F=（）的情形，则存在1型险象；二、单选题（每题2分，共20分）1．表示任意两位无符号十进制数需要（B ）二进制数。

A．6 B．7 C．8 D．92. 一个多输入与非门，输出为0的条件是（C）A 只要有一个输入为1，其余输入无关B 只要有一个输入为0，其余输入无关C 全部输入均为1D 全部输入均为03．余3码10001000对应的2421码为（ C ）。

2016-2017第一学期《数字逻辑》(A)卷

武汉大学国际软件学院2016-2017学年第1学期期末考试试卷课程名称：《数字逻辑》（ A 卷）年级：2015 专业：软件工程专业方向：层次：本科姓名：____________学号：___________________考分：说明：1、答案一律书写在答题纸上，书写在试卷上或其他地方一律无效。

2、请准确规范书写姓名和学号，否则视为答卷作废一、填空题（每题2分，共20分）1、已知某数x的机器数补码为1.1111，则该数的真值x= 。

2、余3码不允许出现六种组合。

3、由n个变量构成的任何一个最小项有种变量的取值使其值为0。

F A B AB AB的反函数F为。

4、逻辑函数(,)5、当与非门的输入全部为高电平时，其输出为电平。

6、J-K触发器的次态方程为。

7、组合逻辑电路的特点之一是电路由构成，不含记忆元件。

8、同步时序逻辑电路中各触发器状态的改变受到的控制。

9、在电平异步时序逻辑电路中，若激励状态Y与二次状态y相同，则电路处于状态。

10、D/A转换器的功能是。

二、选择题（每题2分，共10分）1、小数“0”的反码形式有（）。

A. 0.00B. 1.00C. 0.11D. 1.112、标准与或式是由（）组成的逻辑表达式。

A. 与项相或B. 最小项相或C. 最大项相或D. 或项相与3、下列触发器中，（）对输入信号没有约束。

A. 基本R-S触发器B. 时钟控制T触发器C. 时钟控制J-K触发器D. 时钟控制R-S触发器4、实现两个4位二进制数相乘的组合逻辑电路，应有（）个输出函数。

A. 4B. 8C. 10D. 125、电平异步时序逻辑电路不允许两个或两个以上输入信号（）。

A. 同时为0B. 同时为1C. 同时变化D. 同时出现三、计算、分析与设计题（每题10分，共40分）F A B C D M的最简或与式，并计1、用卡诺图化简法求逻辑函数(,,,)(2,4,5,10)算或非式、与或非式、与非与式。

2、图A-1（a）所示电路中的触发器为J-K触发器，其输入信号CP和D的波形如图A-1（b）所示。