锁相技术 第3章
锁相技术
§1.1锁定与跟踪的概念
锁相环路(PLL)是一个相位跟踪系统,方框 图表示如下。
载波角频率 相对与 i t的 瞬时相位
设输入信号为： ui (t ) Ui sin[it i (t )]
u 1.当 i (t ) =常数时，i (t ) 是初相， i (t )是载波。 u 2.当 i (t ) 是t 的函数时，i (t )是角度调制信号（调频 或调相）。
i t i (t ) ot (i o )t i (t ) o i o 锁相环路的
“固有频差”
固有频差：为输入信号角频率与环路 自由振荡 o i o 角频率之差，称为环路的固有频差。
输入信号的瞬时相位为：
it i (t ) ot ot i (t ) 以 ot 为参考 ot 1 (t ) 的输入信号的
2. 无源比例积分滤波器 电路构成如图所示：
τ1=(R1+R2)C τ2=R2C
相位超 前因子 积分 因子
1 2s F ( s) 1 1s
1 j 2 F ( j) 1 j 1
对数频率特性如图所示：
低通特性、相位滞后
3、 有源比例积分滤波器
1 p 2 F ( p) A 1 p 1
e 2n (t )
特例：环路输入固定频率信号时的分析 设输入信号为：ui (t ) Ui sin[it i (t )] 输出信号为： uo (t ) Uo cos[ot o (t )]
载波 常数
则有： e (t ) 1 (t ) 2 (t )
K KoU d pe (t ) p1 (t ) KF ( p)sine (t )
uc (t )
锁相技术——张厥盛 第三章
20)式可得
n BL (1 4 2 ) 8
(3-25)
《锁相技术》
第 3章 环路噪声性能
图3-5 采用简单RC积分滤波器二阶
《锁相技术》
第 3章 环路噪声性能
图3-6 理想二阶环的BL／ωn～ζ关系曲线
《锁相技术》
第 3章 环路噪声性能 4.采用无源比例积分滤波器的二阶环采用与有源比 例积分滤波器的二阶环相同的方法,可得
(3-3)
(3-4)
e ( t ) 1 ( t ) 2 ( t )
Ud Ud N (t ) [ne (t ) cos 2 (t ) ne (t ) sin 2 ( t )] n ( t ) (3-5) Ui Ui 1 U d K mU iU o 2
《锁相技术》
s
《锁相技术》
2 ( s)
第 3章 环路噪声性能
图3-3 有输入噪声时环路线性化噪声相位模型 《锁相技术》
(a)等效为N(s)； (b)等效为θni(s)
第 3章 环路噪声性能
因此得
N ( s ) F ( s ) Ko KF ( s ) N ( s) N ( s) s 2 ( s) H ( s) KF ( s ) s KF ( s ) K d Kd 1 s 2 s ) H ( s ) ni ( s )
相位模型如图3-10所示。
Ko F ( p ) 2 (2) [U d sin e (t ) N (t )] p d e d1 Ko F ( p )[U d sin e (t ) N (t )] dt dt
(3-6)
(3-7)
《锁相技术》
第 3章 环路噪声性能
毕业设计论文：PLL锁相环电路
摘要随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进。
本次毕业设计的主要任务是，采用0.18μm CMOS工艺，设计实现一个基于改进的鉴频鉴相器，压控振荡器，环路滤波器的全集成的CMOS PLL锁相环电路，设计重点为PLL锁相环电路的版图设计，设计工具为Laker。
本论文介绍了PLL锁相环电路的基本原理以及其完整的版图设计结果。
本次设计表明，采用该方案实现的锁相环电路主要功能工作正常，初步达到设计要求。
关键词：PLL锁相环电路，鉴频鉴相器，压控振荡器，环路滤波器，版图设计，0.18μm CMOS工艺AbstractWith the development of the communications and electronic systems, the technology of the integrated PLL and digital PLL develops rapidly.The main task of graduation is to design and realize a fully integrated CMOS PLL circuit which is based on an improved phase detector, VCO, loop filter using the 0.18μm CMOS technology. The design focus on the layout of the PLL circuit, and the design tools is the Laker.This paper introduces the basic principles of PLL phase locked loop circuit and its comprehensive layout results. This design shows that the program implemented by the main function of PLL circuit is working well, and it meets the design requirements.Key words:PLL phase locked loop circuits, popularly used phase detectors, discrimination, VCO loop filter, layout design, 0.18 μm CMOS process目录摘要 (1)Abstract (2)第1章绪论 (4)1.1 锁相技术的发展 (4)1.2 锁相环路的主要特性 (4)1.3 PLL锁相环的应用领域 (5)第2章基于CMOS锁相环的电路设计 (7)2.1 锁相环的基本组成 (7)2.2 锁相环工作原理 (7)2.3 鉴相器 (8)2.3.1 鉴频鉴相器（PFD） (9)2.3.2 鉴频鉴相器设计 (10)2.4 环路滤波器 (10)2.5 压控振荡器 (11)第3章关于COMS锁相环的版图设计 (12)3.1 电路设计 (12)3.2 版图设计 (12)3.2.1 版图设计规则检查 (13)3.2.2 注意事项 (13)3.3 锁相环的版图设计 (15)第4章结束语 (17)参考文献 (18)致谢 (19)第1章绪论1.1锁相技术的发展锁相技术起源于20世纪30年代，提出无线电调幅信号的锁相同步检波技术。
锁相技术复习大纲（第一章到第四章）
第1章 锁相环路的基本工作原理一、锁相环的基本组成及原理PLL 由鉴相器(PD)、环路滤波器(LF)和电压控制振荡器(VCO)三个基本部件组成的,基本构成如图，了解这三个基本部件的功能及数学模型，在此基础上完成环路动态方程模型的建立。
应理解θ1(t)与θ2(t)是以VCO 的自由振荡角频率w0为参考频率进行相位比较。
具体说明参见教材P2。
1、鉴相器鉴相器是一个相位比较装置,用来检测输入信号相位θ1(t)与反馈信号相位θ2(t)之间的相位差θe(t)。
输出的误差信号ud(t)是相差θe(t)的函数,即鉴相特性f ［θe(t)］可以是多种多样的,有正弦形特性、三角形特性、锯齿形特性等等。
常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型,如图所示。
鉴相器的输出电压：2、环路滤波器环路滤波器具有低通特性,它可以起到低通滤波器的作用,更重要的是它对环()sin ()d d e u t U t θ=路参数（如环路稳定性、环路单边噪声带宽、环路捕获时间等）调整起着决定性的作用。
环路滤波器是一个线性电路,在时域分析中可用一个传输算子F(p)来表示,其中p(≡d ／dt)是微分算子；在频域分析中可用传递函数F(s)表示,其中s(a+j Ω)是复频率；若用s=j Ω代入F(s)就得到它的频率响应F(j Ω)。
主要了解RC 积分滤波器、无源比例积分滤波器及有源比例积分滤波器这三类环路滤波器的电路形式及传输函数。
a 、 R C 积分滤波器：式中τ1=RC 是时间常数,这是这种滤波器唯一可调的参数。
滤波器的频率特 性b 、无源比例积分滤波器式中τ1=(R1+R2)C ；τ2=R2C 。
这是两个独立的可调参数,其频率响应为c 、有源比例积分滤波器式中τ1=(R1+AR1+R2)C ；τ2=R2C ；A 是运算放大器无反馈时的电压增益。
若A 很大则有不考虑负号的影响，因为负号表示，鉴相器工作在鉴相器特性曲线斜率为负的那一段。
锁相环基本概念PPT课件
ui(t)
PD ud(t) LF
uc(t) VCO
uo(t)
uf(t)
PLL
图1.2.1 基本锁相环组成
实际使用的锁相环还可能包含放大器、混频器、分 频器、滤波器等部件,但这些部件不影响锁相环的工 作原理,可不予考虑。
u(t) VCO
uf(t)
PLL
uo(t)
图1.2.1 基本锁相环组成
ui(t)
PD
ud(t) LF
uc(t) VCO
uo(t)
uf(t)
PLL
图1.2.1 基本锁相环组成
在锁相环中,PD是控制器,VCO是控制对象,LF是校 正网络,基本锁相环中反馈网络的传递函数为1。反 馈网络的传递函数为1 的环路称为单位反馈环,它的 反馈信号等于输出信号,反馈量等于输出量。在本 书中,无特殊说明的锁相环皆是单位反馈环。
由图可见,锁相环是一个反馈系统(闭环控制系统) 。 基本锁相环是一个全反馈系统,因为uf(t)=uo(t) 。
PD对输入信号ui(t)和反馈信号uf(t)的相位作比较, 其输出信号可表示为
ud(t)=f[θe(t)]
(1.2.1)
式中θe(t)是输入信号和反馈信号的相位差,f[·]表 示运算关系。
2021/6/19
12
LF是一个线性低通网络,用来滤除ud(t)中的高频成分 和调整环路参数,它对环路的性能指标有重要影响。 它的输出uc(t)被用来控制VCO的频率和相位。常 称ud(t)为误差信号,uc(t)为控制信号,它们之间的关 系为 uc(t)=F(p)ud(t)…(1.2.2)
式中p为微分算子,F(p)为LF的传输算子。
到70年代,随着集成电路技术的发展,逐渐出现了集成 的环路部件、通用单片集成锁相环路以及多种专用 集成锁相环路,这就为锁相技术在更广泛的领域应用 提供了条件,从而使锁相技术得到了广泛的应用。
基本理论锁相环是一个闭环的相位负...
基于Matlab的锁相环设计摘要随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。
锁相环电路是一种输出信号在频率和相位上能够与输入参考信号同步的电路，锁相环由于其具有一系列独特的优良性能，它已经成为通信、雷达、导航、电子仪器仪表等设备中不可缺少的一部分。
所以这些年来锁相环的设计与研究工作也越来越受到人们的重视，人们开始利用人工计算或计算机软件来分析锁相环的性能。
在研究大量资料的基础之上，先对锁相系统的基本工作原理进行了分析，以传统模拟锁相环的结构为基础，分析了锁相环的数学模型，详细描述了锁相环的整体电路以及鉴相器、环路滤波器、压控振荡器等电路模块。
并以此为出发点对锁相环的锁定性能、及稳定性能、等各种性能进行了分析。
在分析和设计的同时，也采用Matlab软件对锁相环电路进行了仿真。
首先分析了一阶锁相环和二阶锁相环的锁定性能，并进行了比较。
其次分析了阻尼系数 对环路稳定性能的影响。
最后介绍了锁相环的调制作用。
从锁相环的仿真结果可知，我们的理论研究结果和实验结果相符，锁相环电路达到了设计指标要求。
关键词锁相环；Matlab；仿真Phase-Locked Loop Design Based on MatlabAbstractWith the development of modern integrated circuit technology, phase locked loop has become a significant component of integrated circuit, which makes the research of phase-locked loop valuable. Phase-locked loop is a kind of circuit that an output signal in the frequency and phase reference signal can be synchronized with the input. Because of a series of uniquely excellent performances, it is becoming an indispensable part of the equipments such as communication, radar, airmanship, electronic instrument etc. People realize the importance of the design and study of PLL , they come to use artificially calculation or software to analyze the property of PLL.After a deep study of the materials about PLL, this thesis starts with the analysis of the fundamental principles of a phase-locked system , then we build the mathematical model based on the traditional of the PLL, describes the overall PLL circuit and phase detector, loop filter, VCO circuit module, etc, and afterwards investigate some of its characters such as locking performance and stability.In the analysis and design, but also we conducted a phase locked loop circuit simulation by Matlab software. First of all, we analyzed the first-order phase lock loop and a second order phase-locked loop lock performance, and on the basis of the comparison. Secondly we analyzed the damping how to stability of the loop. Finally we introduced the modulation of the phase locked loop. From the simulation results, we know that the theory conclusions and the simulation results fit well phase-locked loop circuit to the design requirements.Keywords PLL, simulation, Matlab目录摘要 (I)Abstract (II)第1章绪论 (1)1.1 课题背景及研究意义 (1)1.2 发展历程 (2)1.3 国内外发展现状 (3)1.4 锁相环的应用 (4)1.4.1 频率合成 (5)1.4.2 时钟产生器 (5)1.4.3 时钟恢复电路 (5)1.4.4 偏移减小 (6)1.5 本文的章节安排及主要内容 (6)第2章锁相环理论 (7)2.1 基本理论 (7)2.2 基本模块 (8)2.2.1 鉴相器 (8)2.2.2 环路滤波器 (10)2.2.3 压控振荡器 (11)2.3 环路的相位模型及基本方程 (12)2.4 环路性能 (12)2.4.1 线性化相位模型和传递函数 (13)2.4.2 锁定状态下锁相环的动态特性 (14)2.5 本章小结 (16)第3章锁相环仿真 (17)3.1 Matlab软件介绍 (17)3.2 锁定性能 (18)3.2.1 一阶锁相环 (18)3.2.2 二阶锁相环 (19)3.2.3 一阶锁相环与二阶锁相环比较 (21)3.3 环路性能 (21)3.3.1 鉴相器的输出 (22)3.3.2 低通滤波器的输出 (23)3.3.3 压控振荡器的输出 (24)3.4 稳定性能 (25)3.5 调制作用 (27)3.6 本章小结 (28)结论 (29)致谢 (30)参考文献 (31)附录A (33)附录B (36)第1章绪论1.1课题背景及研究意义在现代集成电路中，锁相环（Phase Locked Loop）是一种广泛应用于模拟、数字及数模混合电路系统中的非常重要的电路模块。
锁相技术总复习
第一章一.锁相环组成PLL 两种工作状态：捕获状态和锁定（或称同步）状态 锁定后频差0=∙e θ，相差为常数=e θ基本锁相环的组成：⑴ 鉴相器（Phase Detector ）---PD ⑵ 环路滤波器（Loop Filter ）---LF⑶ 压控振荡器（Voltage Controlled Oscillator ）---VCO()t 1θ为输入量()t u i 的瞬时相位。
()t 2θ为输入量()t u o 的瞬时相位。
各部分分析：1．鉴相器 是一个相位比较器，用于比较()t 1θ与()t 2θ之间的相位差错误！未找到引用源。
)]()(sin[21)]()(2sin[21)](cos[)](sin[)()(212121t t U U K t t t U U K t t U t t U K t u t u K o i m o o i m o o o i m o i m θθθθωθωθω-+++=++= 再经过低通滤波器（LPF ）滤除o ω2成分之后，得到误差电压)]()(sin[21)(21t t U U K t u o i m d θθ-=令 o i m d U U K U 21=为鉴相器的最大输出电压，得到)](sin[)(t U t u e d d θ= 2.环路滤波器及其传输函数环路滤波器是一个线性电路，在时域分析中可用一个传输算子)(p F 来表示，其中)(dt d p ≡是微分算子；在频域分析中可用传递函数)(s F 表示，其中)(Ω+=j s α是复频率；若用Ω=j s 代入就得到它的频率响应)(Ωj F ，故环路滤波器模型可表示为图定义控制电压 ()()()p F t u t u d c =（1）RC 积分滤波器这是结构最简单的低通滤波器, 传输算子：111)(τp p F +=，RC =1τ是时间常数，这是这种滤波器唯一可调的参数。
令p=j Ω,并代入(1-18)式,即可得滤波器的频率特性：111)(τΩ+=Ωj j F低通特性，相位滞后。
《锁相技术第章》课件
优化方法
通过调整环路带宽和相位裕量 ，可以提高线性范围和降低失
真性能。
04
锁相环路的设计与实现
设计步骤与注意事项
设计步骤 确定系统性能指标：包括锁定时间、跟踪精度、噪声抑制等。
选择合适的鉴相器、环路滤波器和压控振荡器。
ቤተ መጻሕፍቲ ባይዱ
设计步骤与注意事项
计算相关参数：如环路带宽、滤波器阶数等。 搭建电路并测试性能。
仿真验证法
利用仿真软件模拟环路行为，验证环路设计 的正确性。
测试系统搭建与性能评估
测试系统搭建
性能评估指标
根据锁相环路的特性，搭建相应的测试系 统，包括信号源、示波器、频谱分析仪等 。
设定环路性能评估指标，如锁定时间、跟 踪精度、噪声性能等。
测试步骤
性能评估
按照设定的测试步骤，对环路进行测试， 记录测试数据。
数字化与软件化
01
随着技术的发展，锁相技术正朝着数字化和软件化的方向发展
，提高集成度和灵活性。
高性能与低成本
02
追求高性能的同时降低成本是锁相技术的重要发展趋势，以满
足更广泛的应用需求。
多功能与智能化
03
未来的锁相技术将具备更多的功能和智能化特性，如自适应滤
波、自动校准等。
THANKS
感谢观看
跟踪范围与动态响应
跟踪范围
指锁相环路能够跟踪的 输入信号频率范围。
动态响应
指锁相环路对输入信号 频率变化的响应速度。
影响因素
跟踪范围和动态响应受 到环路带宽、相位裕量
和阻尼系数的影响。
优化方法
通过调整环路带宽和相 位裕量，可以提高跟踪
范围和动态响应。
噪声性能
基于AT89C51的锁相频率合成器的设计
第一章 绪论1.1 锁相环路锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，它在无线电 技术的各个领域得到了很广泛的应用。
锁相环路有其独特的优良性能，它具有载波跟踪特 性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁 定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。
它具有 调制跟踪特性，可制成高性能的调制器和解调器。
它具有低门限特性，可大大改善模拟信 号和数字信号的解调质量。
70 年代以来，随着集成电路技术的发展，逐渐出现了集成的 环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个 成本低、使用简便的多功能组件，这就为锁相技术在更广泛的领域应用提供了条件。
锁相环是一个相位误差控制系统。
它比较输入信号和振荡器输出信号之间的相位差， 从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。
所谓全数字锁 相环路(DPLL)就是环路部件全部数字化， 采用数字鉴相器 （DPD）、 数字环路滤波器(DLF)、 数控振荡器(DCO)构成的锁相环路。
本文采用锁相式频率合成的实现方法， 实现中必须解决的关键技术问题是减小相位噪 声，以满足用户提出的较为苛刻的相位噪声指标。
本课题是设计一个由单片机、 定时计数器及单片机集成锁相环路组成的可程控频率合 成器，所以设计过程会涉及到锁相环路、频率合成器和单片机方面的知识。
1.2 锁相技术发展锁相原理在数学理论方面，早在 30 年代无线电技术发展的初期就己出现。
1930 年 己建立了同步控制理论的基础。
1932 年贝尔赛什(Bellescize)第一次公开发表了锁相环路的 数学描述，用锁相环路提取相干载波来完成同步检波。
到了 40 年代，电视接收机的同步 扫描电路中开始广泛地应用锁相技术，使电视图像的同步性能得到很大改善。
进入 50 年 代，随着空间技术的发展，由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的 跟踪滤波器获得成功，并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时 解决了锁相环路最佳化设计问题。
锁相技术第3章
i Ui S 2 N 0B L 2 N 0BL N L
U
2 2
环路信噪比与输出相位噪声方差关系
1 S 2 n 0 N L
反应输出相位抖动大小
13
0
当环路能线性分析 e
时，
S ? N L
环路信噪比与输入信噪比关系
U d sin e ( t ) N ( t )
分析
N (t )
对环路输出信号的影响
（弱噪声条件下）对环路线性化
等效输入噪声电压的统计特性
由
N (t )
Y N (t ) U o u
n ( t )
d
可知
'
Ui
的统计特性由 n t 的统计特性来决定
n ( t ) n c ( t ) cos 2 ( t ) n s ( t ) sin 2 ( t )
+
ni (t )
Kd
F p
uc t
－
n0 t
+
K0 p
n0 t
P63图3-3（b）环路等效输入相位噪声模型
等效输入相位噪声特性P63
均值 方差
ni t
n
'
t
i
0
U
ni
2
N0 U
2 i
Bi
功率谱密度
2N 0 2 U S ni ( f ) i 0
则
n c (t )和 n s (t )
也是均值为零的平稳高斯过程
n c (t )和 n s (t )
的统计特性
均值 方差
CMOS锁相环和延迟锁相设计与研究（北大硕士论文）
北 京 大 学硕士研究生学位论文CMOS锁相环和延迟锁环设计与研究*名：***学号： ********系别：计算机科学与技术系专业：微电子学与固体电子学研究方向：专用集成电路设计导师：吉利久教授二〇〇二年五月声明著作权声明任何收存和保管本论文各种版本的单位和个人，未经本论文作者授权，不得将本论文转借他人并复印、抄录、拍照、或以任何方式传播。
否则，引起有碍作者著作权益之问题，将可能承担法律责任。
原创性声明本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。
除文中已经注明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。
对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。
本人完全意识到本声明的法律结果由本人承担。
作者：窦训金日期：2002年5月12日摘要锁相环作为现代时钟电路的重要组成部分，已经成为超大规模集成电路中必不可少的一个模块，几乎所有的数字集成电路中都采用锁相时钟产生电路来提供片内高速时钟。
随着SoC技术的出现，作为IP建库的重要内容，对锁相环电路的研究和设计也具有了更加重要的意义。
本文首先简要介绍了锁相技术的历史和发展，及其现状与研究方向。
第二章中对锁相环的原理和各种特性进行了详细的介绍，主要包括相位/频率响应、稳定性和噪声特性等方面的分析。
第三章给出了各种典型的锁相环子模块电路和系统结构，重点介绍了鉴频鉴相器、电荷泵和压控振荡器这三个主要模块。
第四章中，提出了几种新型锁相环子模块电路结构，包括改进的双边鉴频鉴相器、新型电流型压控振荡器和新型延迟锁环频率合成电路，同时分别对它们的性能进行了分析，并将之与典型电路结构加以比较。
最后，对整个锁相环的设计和研究进行了总结。
本文设计的锁相频率合成器采用上海贝岭1.2µm CMOS工艺实现，完成了全部电路的设计、仿真及版图的设计，并通过了版图提取和后仿真。
关键词：锁相环、时钟产生、频率合成、鉴频鉴相器、电荷泵、压控振荡器、相位噪声、延迟锁环AbstractAs one important part of modern clock generator circuits, PLL (Phase Locked Loop) has played an extremely important role in VLSI circuits. Today, in most digital ICs, PLL clock generators are used to provide on-chip high-speed clock. For recently-emerged SoC (System on a Chip) technology, PLL circuit, as an important IP block, is well worthy of further design and research.In this paper, we firstly introduce the history and evolution of phase locked technologies as well as the state of the art in it. The second chapter presents the principle and main features of PLL, including the analysis of phase/frequency response, stability and phase noise, etc. Some typical sub-circuit blocks are described in chapter three, mainly on PFD (Phase/Frequency Detector), CP (Charge Pump) and VCO (V oltage-Controlled Oscillator). In chapter four, novel sub-circuit blocks are presented, including an improved biPFD, a new current-mode VCO and a new DLL (Delay-Locked Loop) frequency synthesizer. Their operations and features are also analyzed as well as compared with other typical circuits. At last, a conclusion is followed.All the design is based on Shanghai Belling 1.2µm CMOS technology. We have finished the circuits design, simulation and layout design, also passed DRC, ERC, LVS and post-simulation on design corners.Key Words：Phase Locked Loop、Clock Generator、Frequency Synthesizer、Phase/Frequency Detector、Charge Pump、V oltage-ControlledOscillator、Phase Noise、Delay-Locked Loop目录第一章引言 (1)§1锁相技术的基本概念 (1)§2锁相技术的历史和发展 (1)§3锁相环路的基本特征 (2)§4锁相技术的现状和研究方向 (3)第二章锁相环路基本原理与分析 (5)§1锁相环的组成 (5)1.1 基本结构 (5)1.2 鉴相器 (5)1.3 环路滤波器 (7)1.4 压控振荡器 (7)§2环路相位模型和基本方程 (9)§3锁相环路的频率响应和稳态相差 (10)3.1 频率响应 (10)3.2 稳态相差 (10)3.3 不同环路的频率响应和稳态相差 (12)§4锁相环路的同步、跟踪和捕捉 (17)4.1 同步过程 (17)4.2 捕捉过程 (18)§5 锁相环稳定性分析 (20)5.1 锁相环稳定性的概念 (20)5.2 稳定性判据 (20)5.3 几种环路的稳定性条件 (22)§6锁相环噪声分析 (24)6.1 环路噪声的概念 (24)6.2 环路噪声注入模型 (25)6.3 减小环路噪声的措施 (25)§7电荷泵锁相环 (26)7.1 电荷泵锁相环结构 (26)7.2 环路基本方程 (26)7.3 环路稳定性分析 (27)§8延迟锁环 (30)§9小结 (31)第三章锁相环子模块电路结构 (34)§1鉴频鉴相器 (34)1.1 基于触发器型的鉴频鉴相器 (34)1.2 预充电式鉴频鉴相器（ptPFD） (35)1.3 nc-级鉴频鉴相器（ncPFD） (37)§2电荷泵 (39)2.1 传统电荷泵结构 (39)2.2 差分式电荷泵 (41)2.3 对称负载的电荷泵结构 (42)§3各种压控振荡器结构 (43)3.1 反相器型压控振荡器 (43)3.2 电流模压控振荡器 (43)3.3 差分型压控振荡器 (45)§4小结 (49)第四章锁相环和延迟锁环电路设计 (51)§1鉴频鉴相器设计 (51)1.1 单边鉴频鉴相器和双边鉴频鉴相器电路结构 (51)1.2 upPFD、dnPFD和biPFD鉴相特性比较 (53)1.3 upPFD、dnPFD和biPFD的优缺点 (54)1.4 改进的双边鉴频鉴相器 (55)1.5 新型biPFD和原有biPFD仿真结果比较 (60)§2电荷泵设计 (62)§3环路滤波器设计 (65)§4压控振荡器设计 (66)4.1 简单电流型压控振荡器 (66)4.2 电流型压控振荡器结构改进 (68)§5环路仿真结果 (71)§6延迟锁环频率合成研究 (74)6.1 延迟锁环（DLL）频率合成原理 (74)6.2 频率合成电路结构 (75)6.3 新型频率合成电路 (78)§7小结 (79)第五章结论 (82)致谢 (83)第一章引言§1锁相技术的基本概念锁相是相位锁定的简称，其具体含义是相位同步的自动控制，或者说是利用相位自动调节的方法实现两个信号的相位同步。
锁相技术复习要求
锁相技术复习要点第1章 锁相环路的基本工作原理一、考核知识点（一）锁相环路的基本工作原理；（二）锁相环路的相位数字模型及其微分方程；（三）锁相环路的基本性能。
二、考核要求（一）锁定与跟踪的概念1、识记：（1）相位的概念；（2）锁相环路的定义；（3）环路的捕获带（4）环路的同步带。
2、领会：（1）锁相环路是一个相位跟踪系统，它建立了输出信号瞬时相位与输入信号瞬时相位的控制关系（2）几个重要参数：载波相位、瞬时相位、自由振荡角频率、瞬时相差、移稳态相差；（3）环路的两种基本工作状态：捕获过程、锁定状态。
3、应用：（1）环路是处于锁定状态的判定依据；（2）一阶环稳态相差的计算。
（二）环路组成1、识记：（1）环路的基本部件；（2）鉴相器的作用与数学模型；（3）鉴相器的分类：模拟乘法器鉴相器、序列电路（数字鉴相器）；（4）环路滤波器的作用与数学模型；（5）压控振荡器的作用与数学模型；（6）压控灵敏度；（7）压控振荡器的种类。
2、领会：（1）锁相环路的组成及框图；（2）正弦鉴相器及数学模型；（3）几种常用的环路滤波器及传递函数；（4）锁相环路的相位数学模型。
3、应用；（1）理想积分滤波器分析；（2）非常用环路滤波器的传递函数求解。
（三）环路的动态方程1、 识记：（1）瞬时频差；（2）控制频差；（3）固有频差；（4）环路增益K。
2、 领会：（1）锁相环路动态方程3、应用：（1）锁相环路动态方程的含意；（2）稳态相差的求解。
（四）一阶环路的捕获、锁定与失锁。
1、识记：（1）一阶环路；（2）相点；（3）相轨迹（4）相平面。
2、领会：（1）一阶环路的非线性微分方程；（2）相轨迹上相点的含义。
3、应用：（1）频率牵引现象；（2）一阶环路的捕获带、同步带、快捕带。
第二章 环路跟踪性能一、考核知识点（一）锁相环路的线性相位模型及传递函数；（二）锁相环路的性能指标；（三）二阶环路在典型输入下的响应；（四）环路的频率响应。
锁相技术课件PPT(完整版)
FSK 输入
锁定 指示
NE567方框图
NE567 拨号音解码 电路实现
一、概述
§6.3 频率合成
1. 概念
频率合成器是将一个高精确度和高稳定度的标准
参考频率，经过混频、倍频与分频等对它进行加、
减、乘、除的四则运算，最终产生大量的具有同样
精确度和稳定度的频率源。
2. 应用 频率合成器在雷达、通信、遥控遥测、电视广
§6.1 跟踪滤波器 概念：跟踪滤波器的中心频率自动的跟踪输入信号 载波频率的变化，但相对带宽不变。
锁相环路可以实现跟踪滤波
VCO输出的 信号就是经 过滤波后的
输入信号
当n时，uo (t)是ui (t) 的复制品。 当n时，uo (t)是提纯的载波，但有90 o 的相差。
一、跟踪特性的测量 跟踪特性：环路uo(t) 和ui (t) 瞬时频率的变化关系。
uc (t)
1 Ko
d dt
2
(t
)
1 H ( j) sin{t Arg[H ( j)]}
Ko
电路实现： 5G4046实现FM解调电路
确定振荡 频率和FM 载频一致
NE562实现FM解调器电路
三、数字调频和调相信号的调制与解调 1. 移频键控（FSK）和移相键控（PSK）
2. FSK调制器的电路实现（XR-215）
解调器用锁相环实现调幅信号解调lpftuamturtuftuturam?ttmtmtuccacacc??????sincos2cos2sin??????????锁相技术221sincos222caacummtt?????sin22sin22acacmtmt????????????调制信号成分载波的二次谐波载波的二次谐波经lpf后输出调制信号第6章锁相环路的应用am信号的pll同步解调原理锁相技术第6章锁相环路的应用am信号pll同步解调电路实现ne561锁相技术rut90度移相第6章锁相环路的应用90移相网络lf锁相技术tuamvco频率调整第6章锁相环路的应用二模拟调频和调相信号的调制与解调1
《锁相技术》课件
减小功耗的措施
采用低功耗的器件
如低功耗的VCO、鉴相器等。
优化电路设计
优化电路设计，降低功耗。
开启/关闭不必要的功能
在不需要时关闭某些功能，降低功耗。
01
锁相环路的测试与 验证
测试方法与测试环境
测试方法
采用模拟信号源和频谱分析仪对锁相环路的性能进行测试。
感谢观看
THANKS
THE FIRST LESSON OF THE SCHOOL YEAR
21世纪
随着通信技术的发展，锁相技 术在移动通信、卫星通信等领
域得到广泛应用。
01
锁相环路的工作原 理
锁相环路的组成
鉴相器（PD）
VCO（压控振荡器）
用于检测输入信号与输出信号的相位 差。
用于产生可调频率的输出信号，通过 电压控制其振荡频率。
环路滤波器（LF）
用于滤除鉴相器产生的误差电压中的 高频分量，平滑输出电压。
锁相技术在其他领域的应用探索
要点一
总结词
要点二
详细描述
除了通信领域，锁相技术在其他领域也有广泛的应用前景 。
随着科技的不断发展，锁相技术的应用领域也在不断拓展 。未来，锁相技术有望在雷达、导航、电子对抗、电力系 统等领域得到广泛应用。例如，在雷达领域，锁相技术可 以实现高精度、高稳定性的频率源，提高雷达的探测精度 和距离分辨率；在电力系统领域，锁相技术可以用于实现 电网的稳定运行和故障诊断等方面。
测试环境
在实验室条件下进行，确保测试结果的准确性和可靠性。
测试结果与分析
测试结果
锁相环路在低频和高频段均表现出良 好的跟踪性能和噪声抑制能力。
锁相技术 郑继禹 西电
第一章 锁相环路的基本工作原理1-3 已知一阶环的 U ＝2V ， K ＝15KHz/V ， / 2 =2MHz ，问当输入频率分别为 d 0 0 1.98MHz 和 2.04MHz 的载波信号时，环路能否锁定？稳定相差多大？ 解：U 2V ， K 0 d15k rad s V 2 ， 2 2M rad/s2 1.98M rad/s ， 2 2.04M rad/s1 2 环路能够锁定的条件是 K固有频差 1： 2 ( 0.02)M 2 20k rad/s 01 1 0 固有频差 2： 2 0.04M 2 40k rad/s 02 2 0 环路增益： K U K 2 2 15k 2 30k rad/s d 0 对 处于同步带内，即 K ，环路锁定。
01 01 对 处于同步带外，即 K ，环路失锁。
02 02 01 arcsin 2 41.8 稳态相差 arc sine42。
K 3 1-4 已知一阶环的U ＝0.63V ， K ＝20kHz/V ， f ＝2.5MHz ，在输入载波信号作用下环 d 0 0 路锁定，控制频差等于 10KHz 。
问：输入信号频率 为多大？环路控制电压u (t ) =？稳态 i c 相差 ( ) =？e解： K 0220k rad/ s V ， 控制 2 10k rad/s ，环路增益 K U K 0.63 2 20K 2 12.6k rad/s d 0环路锁定时，固有频差等于控制频差，即 ＝ 控制 2 10 k rad/s =f 0 2.5MHz ， = 2 2500K rad/s固有频差 0 0 i= 2 2500k+2 10K = 2 2510k =5.02 10 6rad/si 0 0f 2.51MHzi2 10K 0.5V2 20K因为 控制 u t K 0 控制电压u t Kc c 02 10k 10sin e 2 12.6k 0.790 K 12.6 稳态相差earcsin 0.79 52.5 1-5 一阶环，设开环时u i (t ) 0.2sin 2 10 t (V )，u (t ) cos 2 10 t (V )3 4 i 0式中 、 为常数。
锁相技术——张厥盛
《 锁相技术》
第1章 锁相环路的基本工作原理
《 锁相技术》
图1-7 环路滤波器的模型
第1章 锁相环路的基本工作原理
1. RC积分滤波器这是结构最简单的低通滤波器,电 路构成如图1-8(a),*其传输算子
F( p) 1
1 p1
(1-18)
式中τ1=RC是时间常数,这是这种滤波器唯一可调的 参数。
F ( p) A1 p 2 1 p1
式中τ1=(R1+AR1+R2)C；τ2=R2C； A是运算放大器无反馈时的电压增益。 若运算放大器的增益A很高,则
《 锁相技术》
第1章 锁相环路的基本工作原理
图1-9 无源比例积分滤波器的组成与对数频率特性
《 锁相技术》
(a)组成；(b)频率特性
第1章 锁相环路的基本工作原理
负号对环路的工作没有影响,分析时可以不予考虑。 故传输算子可以近似为
F ( p) 1 p 2 p1
(1-22)
式中τ1=R1C。(1-22)式传输算子的分母中只有一个 p,是一个积分因子,故高增益的有源比例积分滤波器又 称为理想积分滤波器。显然,A越大就越接近理想积分 滤波器。此滤波器的频率响应为
令p=jΩ,并代入(1-18)式,即可得滤波器的频率特性
F ( j) 1
1 j1
(1-19)
《 锁相技术》
第1章 锁相环路的基本工作原理
图1-8 RC积分滤波器的组成与对数频率特性
《 锁相技术》
(a)组成； (b)频率特性
第1章 锁相环路的基本工作原理
2. 无源比例积分滤波器无源比例积分滤波器如图
《 锁相技术》
第1章 锁相环路的基本工作原理
图1-2(a)所示。从图上可以得到两个信号的瞬时相 位之差
锁相技术知识点
第一章锁相环路的基本工作原理：1.锁相环路是一个闭环的相位控制系统；锁相环路（PLL）是一个相位跟踪系统，它建立了输出信号顺时相位与输入信号瞬时相位的控制关系。
2. 若输入信号是未调载波，θi(t)即为常数，是u i(t)的初始相位；若输入信号时角调制信号（包括调频调相），θi(t)即为时间的函数。
3．ωo是环内被控振荡器的自由振荡角频率；θo(t)是以自由振荡的载波相位ωo t为参考的顺时相位，在未受控制以前它是常数，在输入信号控制之下，θo(t)即为时间的函数。
4. 输入信号频率与环路自由振荡频率之差，称为环路的固有频率环路固有角频差：输入信号角频率ωi与环路自由振荡角频率ωo之差。
瞬时角频差：输入信号频率ωi与受控压控振荡器的频率ωv之差。
控制角频差：受控压控振荡器的频率ωv与自由振荡频率ωo之差。
三者之间的关系：瞬时频差=固有频差-控制频差。
5. 从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。
6. 对一定环路来说，是否能通过捕获而进入同步完全取决于起始频差。
7. 锁定状态又叫同步状态：①同频②相位差固定8. 锁定之后无频差，这是锁相环路独特的优点。
9. 捕获时间T p的大小除决定于环路参数之外，还与起始状态有关。
10.若改变固有频差∆ωo，稳定相差θe(∞)会随之改变。
11.锁相环路基本构成：由鉴相器（PD）、环路滤波器（LF）和电压控制振荡器（VCO）组成。
12.鉴相器是一个相位比较装置，鉴相器的电路总的可以分为两大类：第一类是相乘器电路，第二类是序列电路。
13.环路滤波器具有低通特性。
常见的环路滤波器有RC积分滤波器、无源比例积分滤波器和有源比例积分滤波器三种。
（会推导它们的传输算子）14.电压振荡器是一个电压-频率变换装置，它的振荡频率应随输入控制电压u c(t)线性的变化。
15.压控振荡器应是一个具有线性控制特性的调频振荡器。
要求压控振荡器的开环噪声尽可能低，设计电路时应注意提高有载品质因素和适当增加振荡器激励功率，降低激励级的内阻和振荡管的噪声系数。
锁相技术复习要求
锁相技术复习要求锁相技术复习要点第1章锁相环路的基本工作原理一、考核知识点（一）锁相环路的基本工作原理；（二）锁相环路的相位数字模型及其微分方程；（三）锁相环路的基本性能。
二、考核要求（一）锁定与跟踪的概念1、识记：（1）相位的概念；（2）锁相环路的定义；（3）环路的捕获带（4）环路的同步带。
2、领会：（1）锁相环路是一个相位跟踪系统，它建立了输出信号瞬时相位与输入信号瞬时相位的控制关系（2）几个重要参数：载波相位、瞬时相位、自由振荡角频率、瞬时相差、移稳态相差；（3）环路的两种基本工作状态：捕获过程、锁定状态。
3、应用：（1）环路是处于锁定状态的判定依据；（2）一阶环稳态相差的计算。
（二）环路组成1、识记：（1）环路的基本部件；（2）鉴相器的作用与数学模型；（3）鉴相器的分类：模拟乘法器鉴相器、序列电路（数字鉴相器）；（4）环路滤波器的作用与数学模型；（5）压控振荡器的作用与数学模型；（6）压控灵敏度；（7）压控振荡器的种类。
2、领会：（1）锁相环路的组成及框图；（2）正弦鉴相器及数学模型；（3）几种常用的环路滤波器及传递函数；（4）锁相环路的相位数学模型。
3、应用；（1）理想积分滤波器分析；（2）非常用环路滤波器的传递函数求解。
（三）环路的动态方程1、识记：（1）瞬时频差；（2）控制频差；（3）固有频差；（4）环路增益K。
2、领会：（1）锁相环路动态方程3、应用：（1）锁相环路动态方程的含意；（2）稳态相差的求解。
（四）一阶环路的捕获、锁定与失锁。
1、识记：（1）一阶环路；（2）相点；（3）相轨迹（4）相平面。
2、领会：（1）一阶环路的非线性微分方程；（2）相轨迹上相点的含义。
3、应用：（1）频率牵引现象；（2）一阶环路的捕获带、同步带、快捕带。
第二章环路跟踪性能一、考核知识点（一）锁相环路的线性相位模型及传递函数；（二）锁相环路的性能指标；（三）二阶环路在典型输入下的响应；（四）环路的频率响应。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
通过一个宽
度为BL、功率响应为 滤后的输出相等效, 如图 3-4 所示。这样就有
的矩形响应过
图 3-4 环路BL的含义说明
因此, 等效矩形滤波器的带宽为
BL的大小很好地反映了环路对输入噪声的滤除能力。BL
越小,
也越小, 说明环路对噪声的滤波能力越强。
采用不同滤波器的环路, 其闭环频率响应H(j2pF)是不同的, 因此计算出的BL也不同。计算BL可采用下面的定积分：
(3-8)
第二节 对输入白高斯噪声的线性过滤特性
在线性近似下, 输入噪声等效为N(s)的环路的线性化噪声 相位模型如图 3-3(a)所示。对线性系统, 运算上可使用拉氏变 换, 故图 3-3中使用了拉氏算符s。
图 3-3 有输入噪声时环路线性化噪声相位模型 (a) 等效为N(s)；(b) 等效为θni(s)
(3-17)
通常, BL<<Bi/2, 因此
反映了环路对噪声的
抑制作用。显然BL值愈小, 即环路带宽愈窄, 环路对输入噪声的
抑制能力愈强。
各种环路的BL是不相同的, 下面将讨论BL的含义与计算。
必须指出, 在线性近似与假设θ1(t)=0 的情况下, 环路输出噪 声相位差方差与环路相位差方差是相等的, 即有
(3-1) 经环路前置带通滤波器的作用, n(t)为一个窄带白高斯噪声 电压, 可表示为(见附录一)
(3-2)
图 3-1 有输入噪声时环路的基本组成
这样, 加在环路输入端的电压是信号与噪声之和, 即
压控振荡器输出电压为
(3-3)
ui(t)+n(t)与uo(t)经鉴相器相乘作用, 并略去二次谐波项后, 其输 出为
式得
(3-23)
由于 因此
(3-24)
3. 采用有源比例积分滤波器的二阶环 这种二阶环的闭环响应为
对照(3-18)式, 有c0=d0=ωn2, c1=d1=2xwn及d2=1, 代入(3-20)式可
得 (3-25)z。
图 3-5 采用简单RC积分滤波器二阶环的|H(j2πF)|2曲线族
图 3-2 有输入噪声时环路相位模型
在环路带宽比输入信号带宽窄得多时, 则仅由输入噪声作 用引起的环路输出相位θ2(t)的变化要比nc(t)、ns(t)慢得多, 因而 可认为θ2(t)与nc(t)、ns(t)互不相关。在这个前提下, 根据 nc(t)、ns(t)的性质, 不难证明N(t)也是均值为零、自相关函数与 nc(t)、ns(t)的自相关函数相同的窄带白高斯噪声, 而且方差值为
由于环路已近似为线性系统, 研究环路对噪声电压N(t)的响 应就成为环路对噪声的线性过滤问题。此外, 对于线性系统, 若 只研究噪声的过滤问题, 可令输入信号相位θ1(s)=0, 这不影响分 析的结果。按照图 3-3(a)所示模型, 可列出环路方程式为
因此得
(3-9) 若将(3-9)式中N(s)/Kd看做等效输入相位噪声θni(s), 则有
(3-27)
按照(3-12)式, (S/N)i与 即
之间有对应的单值关系,
(3-4)
式中 为瞬时相位误差；
为等效相加噪声电压； 为误差电压的幅度。
(3-5)
显然, ud(t)经环路滤波器处理后加至压控振荡器输入端, 压 控振荡器的输出相位θ2(t)则为
(3-6) 或表示为
(3-7)
(3-7)式就是考虑输入白高斯噪声时环路的非线性随机微分 方程, 与之对应的环路噪声相位模型如图 3-2所示。与无噪声时 环路相位模型相比, 在鉴相器输出端增加了相加项N(t)。按照 (3-5)式, N(t)也是一个随机的变化量, 其统计特性同nc(t)、ns(t) 及θ2(t)有关。
按照(3-10)式, 可获得经环路过滤后的输出相位噪声的单边
功率谱密度
为
环路输出相位噪声方差
(3-13) (3-14)
通常, 环路带宽比Bi／2小得多, 且有较强的阻带衰减, 即在F＞Bi/2时, 可认为|H(j2πF)|2≈0, 这样
式中
(3-15)
为环路单边噪声带宽。
(3-16)
将(3-15)式与(3-12)式相比, 可得
(3-18)
当n=1～3 时, 可得积分结果为
(3-19) (3-20) (3-21)
1. 一阶环 一阶环的闭环频率响应为
对照(3-18)式, 有c0=d0=K, d1=1, 因而有
(3-22)
2. 采用简单RC积分滤波器的二阶环
环路的闭环频率响应
对照(3-18)式, 有c0=d0=ωn2, d1=2xwn, d2=1, 将其代入(3-20)
这是一个有用的结论, 在进一步分析环路的非线性噪声性能时 也将要用到。而且, 输出噪声相位差方差也就是通常所指的环 路输出均方相位抖动
二、环路噪声带宽BL
由(3-16)式BL的定义不难看出BL的物理含义。功率谱密度 为常数的等效输入相位噪声经功率响应为|H(j2πF)|2
的环路过滤后, 其输出相位噪声功率与让
图 3-6 理想二阶环的BL/ωn～ζ关系曲线
4. 采用无源比例积分滤波器的二阶环 采用与有源比例积分滤波器的二阶环相同的方法, 可得
(3-26) 当环路增益很高, 即K>>ωn时, 上式近似为
与理想二阶环BL相同。
三、环路信噪比 在定义环路信噪比之前, 先看看环路输入信噪比。所谓输
入信噪比(S/N)i, 指的是输入信号载波功率Ui2/2与通过环路前置 带宽Bi的噪声功率NoBi之比, 即
(3-10)
一、环路输出噪声相位方差
前面已经谈到, 等效相加噪声电压N(t)是一个功率谱在 ［ 0,Bi／2 ］ 区域内均匀分布的白高斯噪声电压, 其单边功率
谱密度为2(Ud2／Ui2)No, 故等效输入相位噪声qni(t)的单边功率
谱密度为
对应地, 环路等效输入相位噪声方差则为
(3-11)
(3-12)
第三章 环路噪声性能
第一节 第二节 第三节 第四节 第五节 习题
环路的加性噪声相位模型 对输入白高斯噪声的线性过滤特性 环路对压控振荡器相位噪声的线性过滤 环路对各类噪声与干扰的线性过滤 环路跳周与门限
第一节 环路的加性噪声相位模型
图 3-1为仅计及输入白高斯噪声n(t)作用的锁相环路的基本 组成。图中ui(t)为环路输入信号电压, 其表示式为