基于USB和FPGA的数据采集系统设计

合集下载

基于FPGA和USB的数据采集系统的设计

ＷＡＮＧｈｕＹｕ’ ＣＨＥＮＬｕＳｉ，（ｔｍａｉｎａｄＩｆｒｔｎｎｉｅｒｎｏｌｇ，ＸｉａｉｅｓｔｆＴｃｎｌｇＸｉａ１０８ｈｎＡｕｏｔｎｎｏｍａｉＥｇｎｅｇＣｌｅｏｏｉｅ ’ ｎＵｎｖｒｉｏｅｈｏｏｙ， ’ ｎ７０４，Ｃｉａ）ｙ
ｑｉｔｎｓｓｍｂｓｄｏｎｖｒａｓｒｌｂｓＵＢｎｉｄＰｏｒｍｂｅＧｔＡｒｙＦＧ．ＰＡｃｎｒｌｔｅｗｏｙｔｆｕｓｉｙｔａｅｎｕｉｓｌｅｉｕ（Ｓ）ａｄＦｅｒｇａｍａｌａｒ（ＰＡ）ＧｏｔｈｈｌｓｓｍｏｉｏｅｅａｌｅａＦｏｅｅ
控制信号模拟输入１
下上态号］状信
数据
ＥＰＩ２Ｃｌ
— 一
具备一定的弹性，易于根据需要灵活组
建。因此，要一种通用、携、据采需便数
信
号
调
—
—
—
—
—
ＡＤ
转换
芯片
．
割信曼ＪＰＡ主控ＧＦ
觥
控制信态信号制信号
ＵＳＢ
上
接口
芯片
位机
集精度高、同步性好、易于使用的设备。
传统的数据采集系统速度慢、处理功能简单、采用分立元件、电路非常复
模拟输入６
理
时钟
果。
关键词：数据采集；ＦＧＰＡ；ＵＢＳ

基于FPGA+USB2.0多通道数据采集系统设计

计算机的广泛应用使得数据采集系统在多个领域有着十分重要的应用。传统的数据采集系统，通常采用单片机或ＤＰ作为主控制器，制ＡＤ以及Ｓ控／存储器和其他外围电路的工作。用ＤＰ作为主控Ｓ制器，现方式灵活，是由于其结构限制不能进行实但并行运算，使得对多通道ＡＤ采样增加了难度，／延长了开发周期，处理速度也大大降低了，本也相对成较高；单片机作为主控制器操作简单，本低，用成但
ｓｇｉｎ，ｈｇｔｂｌｙ，ｃｎｂｉｅｙｕｅｏｌ—ｈｎｅａａａｑｉｔｎｉｈＳｉｔａｉａｅｗｄｌｓｄｆｒｍｕｔｃａｎｌｄｔｃｕｓｉ．ｉｉｏ
Ｋｅｒｓ：ＦｙｗｏｄＰＧＡ；ＵＳＢ；ＦＲ；ＤａａａｑｉｉｉｎＩｔｃｕｓｔｏ
较前者有很大提高，Ｅ１９ＩＥ３４还支持异步、Ｅ等时传输、点对点连接、插拔、缆提供等，与ＵＢ比热线但Ｓ较，ＳＵＢ具有支持热插拔、带方便、携标准统一、以可连接多个设备等优点。笔者利用ＦＧ和ＵＢ设ＰＡＳ
Ａｂｓｒｃ：Ｉｈｒｄｔｎｌｄｔｃｕｓｔｎｓｓｅｄｅｉｎ，ｐｉｒｏｔｏｌｒｉｒｏｕｄｔｎｈｔａｔｎｔｅｔａｉｉａａａａｑｉｉｉｙｔｍｓｇｏｏｒｍａｙｃｎｒｌｓｈａｄｔｐａｅａｄｔｅｅｔａｓｓｉｎｓｅｄｏａｓｓｉｎｃｉｓｌｗ．Ｔｓｐｐｒｈｓｄｓｇｅｌｉｃａｅａｃｕｓｔｎｒｎｍｉｓｏｐｅｆｔｎｍｉｓｏｈｐｉｏｒｈｉｅｅａｅｉｎｄａｍｕｔ— ｈｎｎｌｄｔａｑｉｉｏａｉｓｓｅｂｓｄｏＰＧＡｎｙｔｍａｅｎＦａｄＵＳＢ０．Ｔｅｓｓｅａｈｅｅｃｕｒｎ一ｒｕｅｄｔｃｕｓｔｏｔｅ２．ｈｙｔｍｃｉｖｓａｑｉｉｇ４ｏｔａａａｑｉｉｎｗｉｔｉｈｈｍａｉｌｆｅｕｎｙｏ５ｘｍａｑｅｃｆ１０ＫＨｚａｄｔｅｐｅｉｉｎｏ２ｂｔ．ｅｓｓｅｈｓｄｓｉｅｌｉｃａｎｅＩｒｎｈｒｃｓｏｆ１ｉｓＴｙｔｍａｅｇｎｄｍｕｔ— ｈｎｌＦＲｈｉｔ．Ｔｉｐｒａｈｃｎａｈｅｅｒａ—ｉｔｎｌｍｉａｅｔｅｉｔｒｅｅｃ．Ｔｈｙｔｍｓｍｏｕａｅｆｌｒｈｓａｐｏｃａｃｉｖｅｌｔｍｅｆｌｒａｄｅｉｎｔｈｎｅｆｒｎｅｅｉｅｅｓｓｅｉｄｌｒｄ —

基于FPGA和USB的高速数据实时采集系统的设计和实现

0 引言现代工业自动化的发展日新月异，各个领域对数据采集的质量和速度要求都在不断提高。

传统的数据采集设备多采用固定数据接口如USB、串口、网口、SPI 等，本系统中由于项目特殊需求，需要对高速IO 数据进行实时采集传输，所以不能采用传统的仅以DSP 或ARM 作为控制核心的系统设计[1]。

由于FPGA 具有时钟频率高、内部延时小、开发周期短、运算速度快、编程配置灵活、集成度高、功耗低、内部资源丰富等优点，所以本系统中加入了FPGA 芯片控制。

所以，本文设计了一种 FPGA+STM32+USB3300+上位机架构的高速IO 实时数据采集系统，当前硬件配置最高支持IO 的传输速率为30Mb/s，理论上该系统的速度仅受限于SPI实时分析处理。

1 系统原理及组成1.1 系统框架本系统总体架构如图1所示，主要包含FPGA 硬件缓冲及转换协议模块、STM32数据采集及传输模块、USB3300数据上传模块，上位机实时接收及存储模块。

1.2 系统工作原理系统上电后，用户打开上位机采集界面，启动采集，STM32收到命令以后，开始通过SPI 读取FPGA 数据；收到的数据满一包之后，STM32传输数据到USB3300芯片，该芯片通过USB 驱动上传数据给上位机，上位机监测到数据即读取芯片控制电路，STM32F407核心控制电路和USB3300传输通信电路。

FPGA 控制电路比较简单，因为其编程配置灵活，其大部分IO 口可以根据需要配置，在本系统中该芯片主要作用是IO 数据缓UARTetc. Therefore, the system is compatible with multi interface protocol, fast transmission speed, simple structure, real-time and high reliability. After many tests, it is proved that the system can be applied to high-speed data transmission and acquisition, and can meet the requirements of real-time data transmission.Keywords: FPGA ；STM32；USSB3300；USB ；multi interface protocol ；high-speed ；real-time2.2 STM32和USB3300原理图本系统中STM32及USB3300的电路设计都是采用的数据手册推荐设计，如下图3所示。

基于USB+FPGA的四通道数据采集系统设计

工程技术
ＳＩＯ＆ＴＨ００ＹＣＮＥＥＮＬＧＥＣ
匿圆
基于Ｕ＋ＧＡ的四通道数据采集系统设计ＢＦＳＰ
郑文超宋为真（襄樊市机电工程学校湖北襄樊４１２）４１０
～一信■信二信二信一号■号■口理一调－调一调二调一理＿理－理ｌ一？口了
摘要：设计并实现了一种基于ＦＧ的四通道数据采集系统，出了系统设计方案并对各部分硬件电路进行了详细介绍。ＰＡ给对基于ＦＧ的ＰＡ数据采集系统的各主要功能模块设计做了简要介绍。在硬件平台不变的情况下，通过改变软件程序即实现不同功能并应用于不同的系统，
具有较高的通用性和实用价值。关键词：ＰＦＧＡ数据采集ＵＢＳ中图分类号：ＰＴ３文献标识码：Ａ
文章编号：６２３９（０ｏｏ（）０６一０１７ — ７１２１）２ａ一０ｌ１
外围电路以及ＵＳ接口电路。系统原理ＭＩ的ＬＤ输出，ＶＳＢ其ｉｚＶＳＬＤ时钟输出可选为高框图如图ｌ示。所达２０Ｈ的两通道Ｃ０ＭｚＭＯ输出。Ｄ９ｌ可ＳＡ５６设置３工作模式，括外部ＶＣ外部种包Ｏ、１１时钟电路设计．Ａ５６一款集低相位噪声时钟发生ＣＬＫ以及内部ＶＣＯ。Ｄ９１是和低抖动１通道时钟分配功能于一体的时１２Ａ４．Ｄ采样电路钟分配器。内部集成１整数Ｎ分频的频其个ＡＤ９３是ＡＤＩ司推出的一种１位、２０公２率合成器、个参考输入端、个压控振荡器２０ＳＳ高速、功耗Ａ／２１ＭＰ的５低Ｄ转换器。（Ｏ）可调延迟线和１个时钟驱动器，ＶＣ、４还ＡＤ９３具有片内基准电压和跟踪和保持，２０１系统组成设计基于ＵＳ＋ＰＡ的四通道数据采集系ＢＦＧ包括ＬＰＬ、ＶＤ；ＣＶＥＣＬＳ￣ＭＯ输出。４＂ＩＳ１４输两个并行ＬＶＤＳ输出模式，便更好和以ＰＡ接口，双数据速率（Ｄ模式能减而ＤＲ）统主要包括了ＡＤ５６统时钟产生电路、出通道分别为６（对）钟可高达１６ＨｚＦＧ９１系路３时．Ｇ信号调理电路、Ｄ换电路、ＰＡ及其的ＬＥ输出￣１路（对）钟高达８０半所需并行输出数。Ａ／转ＦＧＶＰＣＬ：１４２时Ｏ１３ＦＧ．ＰＡ电路设计该设计中ＦＰＧＡ采用的是ＡＩＴＥＲＡ公图１基于ＵＢＰＡ的四通道数据采集系统Ｓ＋ＦＧ本设计为了实现四通道数据采集，采用了两片ＡＤＩ司生产的模数转换器公ＡＤ９３￣－片ＡＬＲＡ公司生产的ＦＰ２０１ＴＥＧＡ器件Ｅ１６。样后数据通过Ｃｐｅｓ司Ｐ￥０采ｙｒｓ公的ＵＢ．的集成微控制器ｃＣ８１完成Ｓ２０Ｙ７６０３数据与Ｐ机之间的传输。Ｃ

基于FPGA和USB接口的多通道数据采集系统

第１９卷第２３期
Ｖｏ．９１１Ｎｏ２．３
电子设计工程
ＥｌｃｒｎｃＤｅｉｎＥｇｎห้องสมุดไป่ตู้ｅｉｇｅｔｉｓｇｎｉｅｒｎｏ
２１年１０１２月
Ｄｅ．２１ｃ０ｌ
基于ＦＧＰＡ和ＵＢ接口的多通道数据采集系统Ｓ
ｉｔｒｃｈｐ，ｌａｑｉｅａａｃｎｂｅｄｔＣｉｍｅｆｒｕｔｅｉｉｌｉｎｌｒｃｓｉｇｎｅｆｅｃｉａｌｃｕｒｄｄｔａｅｓｎｏＰｎｔｒｒｇｔｇａｏｅｓｎ．ａｉｏｆｈｄａｓｐＫｅｒｓａａａｑｉｔｎ；ＦＧＡ；ＵＢ；ｍｕｔｃａｎｌｙｗｏｄ：ｄｔｃｕｓｉｉｏＰＳｌ — ｈｎｅｉ
统。系统采用在ＦＧ该ＰＡ芯片中构建多个数字逻辑模块的方法，实现对Ａ芯片模数转换过程的控制，利用Ｉ在Ｄ并Ｐ核ＦＧ中构建存储器．采样得到的数据进行缓存，后通过ＵＢ．口芯片将缓存中的采样数据及时传输至上位ＰＡ对最Ｓ２０接
ｃｎｒｌｈｏｔｅＡＤｏｖｒｉｎｏｎｌｇｓｇａｎａａｃｃｅＴｅａｑｉｄｄｔａｅｔｒｍｅｄｔａｈＣｔｒｕｈｔｅｏｔｃｎｅｓｏｆａｏｉｎｌｄｄｔａｈ．ｈｃｕｒａａｗｓｓｎｏｔａａｃｃｅｔＰｏｇｈａａｅｆｈｏｈＵＳ２０ｉｔｒａｅＡｌｔｅｅｄｓｇｓａｈｅｅｏｌｔｌ－ｈｎｅａａａｑｉｉｏＢ．ｎｅｆｃ．ｌｈｓｅｉｎｃｉｖｄａｃｍｐｅｅｍｕｔｃａｎｌｄｔｃｕｓｔｎ，ｓｏａｅａｄｔａｓｓｉｎｓｓｍ．ｔｉｉｔｒｇｎｒｎｍｉｓｙｔｏｅＩ

基于USB和FPGA的多功能数据采集系统

ＭｕｌｔｉｆｕｎｃｔｉｏｎａｌＤａｔａＡｃｑｕｉｓｉｔｉｏｎＳｙｓｔｅｍＢａｓｅｄｏｎＵＳＢａｎｄＦＰＧＡ
ＨＵＡＮＧＴＵ — ｃｈｅｎ，－，ＧＯＮＧＨｕｉ一，ＳＨＡ０Ｂｅｉ — ｂｅｉ，（１＿ＤｅｐａｒｔｍｅｎｔｏｆＥｎｇｉｎｅｅｒｉｎｇＰｈｙｓｉｃｓ，ＴｓｉｎｇｈｕａＵｎｉｖｅｒｓｉｔｙ，Ｂｅｉｊｉｎｇ１０００８４，Ｃｈｉｎａ
Ａｂｓｔｒａｃｔ：ＡｍｕｌｔｉｆｕｎｃｔｉｏｎａｌｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｏｎＵＳＢａｎｄＦＰＧＡｗａｓｄｅｖｅｌ — ｏｐｅｄ．ＴｈｅｓｙｓｔｅｍｈａｓｆｏｕｒａｎａｌｏｇｉｎｐｕｔｓｄｉｇｉｔａｌｉｚｅｄｂｙｆａｓｔＡＤＣ．Ｂａｓｅｄｏｎｆｌｅｘｉｂｉｌｉｔｙｏｆ
在一些核电子学的项目中，对信号的采集有着不同的需求：有的是直接采集信号波形，有
的是对信号的幅度谱进行分析，还有的是对２
析器等。为了能满足不同的需求，本工作拟设计一套基于ＵＳＢ接口的多功能数据采集系统。
ｔｈｅｄａｔａａｓｗｅｌｌａｓｄｉｓｐｌａｙｓｔｈｅｒｅｓｕｌｔｏｎｌｉｎｅ．

基于FPGA和USB的数据采集系统的设计--FPGA概要

欢迎网上投稿《微型机与应用》2010年第29卷第22期随着火炮技术的高速发展,新型多高管射自动火炮的不断涌现,以前的测试系统不能满足精确测量的要求。

为了适应研制和生产的需要,测试系统应当具备一定的弹性,易于根据需要灵活组建。

因此,需要一种通用、便携、数据采集精度高、同步性好、易于使用的设备。

传统的数据采集系统速度慢、处理功能简单、采用分立元件、电路非常复杂,而且可靠性差、不易调试、不能良好地满足特殊要求。

针对传统数据采集系统存在的不足,提出一种基于USB 和FPGA 技术的多通道同步数据采集系统[2]。

首先,本系统既能与计算机连接进行实时数据采集,也能用NAND Flash 存储采集数据进行非实时数据采集;另外,它将FPGA 和USB 技术应用于火炮动态参数测试系统的数据采集子系统,为提高测量精度,组建灵活测试系统提供了技术支持。

同时,该数据采集电路模块还可以用在其他测试系统,对于民用及工业等方面也有实际意义[1-3]。

1系统的组成及原理系统设计总体框图如图1所示。

2FPGA 单元功能模块设计FPGA 选用Altera 公司的Cyclone 系列芯片EP1C12,系统设计模块图如图2所示。

2.1分频模块的设计分频模块是将外部时钟进行分频设定,得到系统内部AD 控制模块和存储模块所需要的时钟,并为AD 芯片提供时钟信号基准。

此模块采用VHDL 语言编程实现,其4分频时序仿真图如图3。

分频模块的外部时钟输入频率为20MHz ,产生的时钟频率为5MHz 。

2.2A/D 转换控制模块A/D 数据接口控制模块实现对ADS8364数据的采基于FPGA 和USB 的数据采集系统的设计王水鱼1,陈璐2(西安理工大学自动化与信息工程学院,陕西西安710048摘要:介绍了一种用于炮口冲击波精确测量的数据采集系统设计。

该系统是一种基于通用串行总线(USB 接口和FPGA 技术的多通道同步数据采集系统,采用FPGA 控制系统的采集时序,USB 芯片作为数据采集通道,上位机完成数据显示功能,最后对电路进行了环境测试,并分析了测试结果。

基于FPGA和USB2.0的数据采集系统

基于FPGA和USB2.0的数据采集系统陈柯勋，王振田，王飞（北京强度环境研究所，北京，100076）摘要：开发一种结合FPGA 和USB 2.0优势的高速率、良好扩展性的数据采集系统。

通过FPGA 控制前端电路的输入信号大小、模数转换器的转换机制，以及USB 2.0接口的数据通信；将USB 接口作为上位机与下位机之间的纽带，完成数据传输。

对硬件与软件部分各自设计：硬件部分包括FPGA 内部模块、前端模拟电路和数据采集单元；软件部分包括驱动程序、应用程序以及USB 固件程序。

通过不同的采样频率对系统进行评测，表明系统采样频率在大于输入信号频率的10倍时可得到较为理想的波形，系统性能良好。

关键词：FPGA ；USB 2.0；数据采集；高精度中图分类号：TN 919.5 文献标识码：A 文章编号：2095-8412 (2017) 05-012-04工业技术创新 URL : http: // DOI : 10.14103/j.issn.2095-8412.2017.05.003引言在工业生产和科学研究中，基于USB2.0的数据采集系统能够快速、精确地对数据进行采集、存储、分析和处理[1, 2]。

目前，单片机时钟频率较低，ARM 计算能力较弱，DSP 控制外围复杂逻辑器件能力较差，它们无法对高精度、高速率、高实时性的瞬间急剧变化的数据进行处理[3]。

鉴于FPGA 的优势及其不断的完善，使其在数据采集中的应用甚为广泛，可与USB2.0技术相得益彰。

1 整体方案设计系统整体方案设计图如图1所示。

首先，为了使输入信号达到A/D 芯片的工作范围之内，通过滤波对输入图1 系统整体方案设计图的信号进行处理，由前端模拟电路完成；其次，将处理后的信号模数转换为数字信号，由A/D 转换器来完成；再次，利用FPGA 完成对FIFO 数据的缓存，同时实现其对USB2.0与A/D 芯片的控制；从次，数据的传输主要通过USB 接口电路来完成，作为上位机和下位机的纽带；最后，通过上位机实现设备的控制、检测，以及数据显示等功能。

基于USB2.0与FPGA技术的高速数据采集系统的设计

基于USB2.0与FPGA技术的高速数据采集系统的设计近年来笔记本电脑迅速普及和更新，其中大部分已经不配置RS232 接口，而USB 接口已成为今后一段时间PC 机与外设接口的主流。

本采集系统的设计构建了一个基于USB 接口的多功能通用数据采集、传输平台，将嵌入式系统的实时性、灵活性和PC 机强大的数据存储、处理、显示功能结合起来。

该采集系统在智能仪器仪表、测控系统、工控系统等领域有广阔的应用前景。

1 系统总体结构设计1.1 系统总体结构系统总体结构框1.2 单片机与USB 接口模块本设计的目的是构建以PC 机为平台的数据采集系统，单片机的功能仅限于接收PC 机的命令、控制FPGA 工作。

PC 机作为整个系统的人机界面，控制整个数据采集系统进行采集、存储和处理。

由此单片机可以选择低成本的8XC51 系列。

为了提高系统的灵活性，采用单片机与USB 接口芯片分离的方案，选择Philip 公司的ISP1581 USB2.0 接口芯片。

该芯片与8XC51 系列单片机的接口非常简单，可以极大地降低系统成本。

1.3 FPGA 模块采用FPGA 进行采样控制的最大特点是系统具有重构性和通用性。

设计中采用了Altera 公司的低成本FPGA 的Cyclone 系列（实际试验时，在更便宜的Acex1k 器件上也可以实现），控制高速A/D 芯片以20MSPS 的速度采样。

FPGA 模块的设计具体包括FIFO、单片机接口、A/D 控制接口、DMA 控制模块和主控制器等子模块的设计。

1.4 PC 机端软件平台PC 机采集程序使用VC++实现，直接调用Philips 公司提供的驱动程序。

基于FPGA与USB 2.0的数据采集与实时传输方案

基于FPGA与USB 2.0的数据采集与实时传输方案
1.前言
随着信息技术的飞速发展，各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分，尤其在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中需要对高性能的数据采集技术。

这就为数据采集设备的设计提出了两个的要求:1）要求接口简单灵活且有较高的数据传输率; 2）由于数据量通常都较大，要求主机能够对数据做出快速响应，并进行实时分析、处理。

在基于软件无线电的接收机架构中，数字下变频（DDC）技术起着非常重要的作用，也是软件无线电的核心技术之一。

数字下变频位于模数转换（ADC）之后，需要处理高速高容量的数据，因此难度较大，不容易实现。

针对数字下变频中的这一实际问题以及数据采集设备的两个要求，本报告采用了一种基于FPGA与USB 2.0的数据采集与实时传输方案。

本文所研究的基于Spartan-6的高速数据采集、处理和实时传输系统，就是实现将宽带中频数字接收机输出的高速正交IQ数据传输给FPGA去实现软件无线电的后续信号处理算法。

利用Cypress的EZ-USB FX2高速数据传。

基于FPGA和USB2.0的数据采集系统

② 把外部数据ｉｎｄａｔａＴ／￣在ＦＤ上，同时将ＳＬＷＲ拉高，以使ＦＩＦＯ指针自动加１，然后转到 ③； ⑨ 假如有更多的数据要传输，转到② ，否则转到① 。四、软件设计数据采集系统的软件设计包括三个部分：ＦＸ２的固件程序，ＵＳＢ的驱动程序，ＦＰＧＡ控制模块。（１）ＥＺ — ＵＳＢＦＸ２的固件设计
ＦＰＧＡ的ＵＳＢ接口控制逻辑将指定通道的采样结果，从ＦＰＧＡ内部ＦＩＦ０缓存送入ＣＹ７Ｃ６８０１３的内部ＦＩＦ０。当内部的ＦＩＦ０容量达到一定程度后，ＣＹ７Ｃ６８０１３自动将数据打包传送到Ｐｃ机。由于
种采用ｃＭ０ｓ工艺制造的８位高阻抗并行Ａ／Ｄ芯片，能提供的最小采样率为２０ＭＳＰＳ。由于
一
ＴＬＣ５５１Ｏ采用了半闪速结构及ＣＭＯＳ工艺，因而大大减少了器件中比较器的数量，而且在高速转换的同时能够保持较低的功耗。ＴＬＣ５５１０与ＦＰＧＡ的接口电路如图２所示。
马Байду номын сангаас
玲
【摘要】本课题设计了一套￣．ｆ－ＦＰＧＡ和ＵＳＢ２．０的便携高速数据采集系统，ＦＰＧＡ最小片上系统为控制核心，对Ａ／Ｄ转换芯片ＴＬＣ５５１０和ｕｓＢ２．０接口芯片ＣＹ７Ｃ６８０１３控

基于FPGA和USB2.0的高速数据采集系统

基于FPGA和USB2．0的高速数据采集系统系统工作过程为：主机通过CY7C68013给数据采集系统一个采样控制指令，存入FPGA的控制寄存器中。

FPGA按照该指令向A／D转换器发出相应控制信号。

因为采样频率为10 MHz，为和PC运行速度相匹配，在FPGA内部生成一个FIFO缓存器。

A／D转换器在FPGA的ADC接口控制控制下，把模拟信号转换成数字信号，并将指定通道的采样数据存入FPGA内部FIFO缓存。

同时，FPGA的USB接口控制规律查询CY7C68013是否空闲，假如空闲，那么由 FPGA的USB接口控制规律将指定通道的采样结果，从FPGA内部FIFO缓存送入CY7C68013的内部FIFO。

当内部的FIFO容量达到一定程度后，CY7C68013自动将数据打包传送到PC 机。

因为固件程序把CY7C68013设置为特定的自动模式，因此CY7C68013把数据送往PC机期间的全部操作无需CY7C68013中CPU的干预，从而保证足够的数据传输速率。

采样过程中FPGA的USB接口控制规律依次取走批量数据，在USB 接口打包传送时A／D转换持续举行，FPGA内部FIFO也被持续写入转换结果。

2 硬件设计系统的硬件由A／D转换电路、数据采集与传输控制电路和接口电路构成。

2．1 A／D转换电路A／D转换电路是囫囵系统的重要组成部分。

由低通、多路挑选开关和A／D转换器构成，2所示。

本文选用公司的A／D转换芯片MAX1425。

8路模拟输入信号分离经过由运放THS4052构成的抗混叠去除高频成分，防止信号产生“混叠现象”。

1／8模拟信号挑选器按照来自FPGA 板的地址码，控制模拟信号挑选器74HC4051选通8路输入中的1路到输出端，送到A／D转换器MAX1425将模拟信号转换为数字信号。

MAX1425 的控制信号由FPGA板提供，在控制信号的作用下以适当的时序完成转换工作。

2．2 数据采集与传输控制电路第1页共2页。

基于FPGA 和USB2.0 的高精度数据采集系统设计

基于FPGA 和USB2.0 的高精度数据采集系统设计
0 引言
随着数字通信技术的逐步发展，高速数据采集系统已经逐步取代传统的数据采集系统，其广泛应用在众多场合。

新一代可编程逻辑器件FPGA 都拥有较多的IO 端口以及强大的数据处理能力，这也为高速高精度数据采集系统的研发提供了基础条件。

1 工作原理
本文设计的数据采集卡硬件原理框图1 如下所示。

如图1 所示，前端模拟电路将外界的模拟信号转化成为ADC 能够接收到的数据格式；高速时钟电路提供500MHz 的高速时钟，ADC 在此时钟作用下，进行ADC 变换。

在整个数据采集卡中，FPGA 是进行采集控制，以及数据接收的核心。

FPGA 按照1 :4 的比率对将接收到的500MHz 的LVDS 差分数据流进行分流和降速。

数据分流之后由于数据速率与USB 接口数据传输速度不同，所以还要进行FIFO 缓冲。

FIFO 的写时钟与串行收发器保持同步，当FIFO 缓冲器被写满之后，由FPGA 读取FIFO 缓冲器中的数据，并且将数据通过USB 接口芯片传输到上位机中进行显示或者存储。

2 系统设计
数据采集卡主要包括高速A/D 转换模块、FPGA 主控模块和USB 接口电路三个模块。

2.1 高速A/D 转换模块
ADC 芯片作为模数转换的核心，设计采用TI 公司推出的ADS5463,其。

基于FPGA和USB2.0的高速数据采集系统

基于FPGA和USB2．0的高速数据采集系统数据采集在现代工业生产及科学研究中的重要地位日益突出，对实时高速数据采集的要求也不断提高。

在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中，都要求进行高速、高精度的数据采集。

这就对数据采集系统的设计提出两个方面的要求：一方面，要求接口简单灵活且有较高的数据传输率；另一方面，由于数据量通常都较大，要求主机能够对数据做出快速反应，并及时分析和处理。

实现数据采集与传输，可选择如下3 种方法：①使用传统的串／并口。

传统的串口(如RS232)，其传输速率为几十kb／s 到100kb／s，而系统所要求的数据传输速率很高，而且还要实现数据的采集与传输同步进行，串口的速率远远达不到实时要求；对于并口，虽然它的传输速率可达到1 Mb／s 以上，但由于探测器与主机相距较远，因此走线比较复杂。

②采用通用的高速数据采集卡。

高速数据采集卡(如ISA 或PCI 卡)虽然在数据存取速度上可满足系统要求，但仍然存在很多缺点，比如安装复杂，价格昂贵，兼容性不好，受计算机插槽数量、地址和中断资源的限制，可扩展性较差等。

③使用USB2．0 通用串行接口总线。

USB 接口是一种重要的计算机外设接口，它支持热插拔和即插即用，使用非常方便。

USB2．0 支持高达480 Mbps 的数据传输速率。

USB 接口可实现计算机与多个外围设备的简单、高速互联，将USB 技术应用于数据采集是非常适合的。

经综合考虑，本文选择采用USB2．0 接口来完成对数据的采集与传输。

1 数据采集和传输系统方案设计数据采集和传输系统主要由3 部分组成，USB2．0 通道、FPGA 和A／D 转换器组成，如图1 所示。

CY7C68013 是Cypress 公司推出的EZ-USB FX2 系列智能USB 接口芯片。

基于FPGA+USB2.0的数据采集和数据下传系统

工作模式，并设置为AUTOOUT模式，这样，固件程序就能完
成主机和设备的双向数据传输。
在自动输入输出模式下，对于IN端点，允许
外部逻辑将数据连续传送到FIFO中，不需要外部
逻辑或FX2固件程序来打包数据或发送信号到主机来确认；对于OUT端点，允许主机连续填充FIFO，
而不需要外部逻辑或FX2固件与每一个引入的包进
参数和函数，大大提高了开发的效率。固件框架主要包括初始化、处理标准USB设备请求以及USB挂起时的电源管理等。
上电复位
固件框架流程
固件框架完成一个简单的任务循环。首先框
架初始化内部的状态变量，然后调用用户初始化函数。该函数返回后，框架初始化USB接口到未配
初始化状态变量
调用TD_Init（），使能中断
//config the endpoint6 EP6FIFOCFG = 0x0D; //EP6 AUTOIN =1 ZEROLEN=1 WORDIDE=1 SYNCDELAY; // 配置EP6自动方式 16位模式 //FX2根据包的长度值自动打包并分派IN包，该长度在EP6AUTOINLEN寄存器中 INPKTEND = 0x06; SYNCDELAY; INPKTEND = 0x06; SYNCDELAY; //强制IN包结束 EP6AUTOINLENH = 0x02; SYNCDELAY; EP6AUTOINLENL = 0x00; SYNCDELAY; //set the packet size 512字节 //config the endpoint2 EP2FIFOCFG = 0X11; SYNCDELAY; //EP2 AUTOOUT=1 ZEROLEN=0 WORDIDE=1 OUTPKTEND= 0x82; SYNCDELAY; OUTPKTEND= 0x82; SYNCDELAY; //强制OUT包结束 EP2BCL = 0x80; // 通过写字节计数器来控制EP2OUT SYNCDELAY; EP2BCL = 0x80; SYNCDELAY; } void TD_Poll(void) { }

基于FPGA与USB2.0的数据采集系统设计的开题报告

基于FPGA与USB2.0的数据采集系统设计的开题报告1.背景与意义数据采集是科学实验和工程设计中的重要环节。

FPGA技术作为新兴的可编程数字电路设计工具，越来越多地应用于高速数据处理和系统控制中。

而USB2.0接口作为一种高速数据传输标准，具有插拔方便、兼容性好等特点，因此被广泛应用于数据采集系统中。

本项目旨在设计一种基于FPGA与USB2.0的数据采集系统，可以实现高速、稳定、可靠地采集外部传感器数据，并将采集的数据通过USB2.0接口传输到计算机处理。

2.研究的内容与方法本项目主要研究内容包括FPGA系统设计、USB2.0接口通信协议、数据采集与处理算法等方面。

具体研究方法包括：（1）FPGA系统设计。

选择合适的FPGA芯片，并进行系统设计，包括时钟、时序控制、输入输出等电路设计。

（2）USB2.0接口通信协议。

研究USB2.0接口的工作原理和通信协议，设计USB2.0接口与计算机之间的数据传输协议。

（3）数据采集与处理算法。

根据具体的采集对象，选择合适的传感器，并设计相应的数据采集和处理算法，实现数据的准确采集和处理。

3.项目进度计划本项目的时间进度计划如下：（1）第1-2周：研究FPGA系统设计原理和方法，选择合适的FPGA芯片。

（2）第3-4周：进行FPGA系统设计，完成时钟、时序控制、输入输出等电路设计。

（3）第5-6周：研究USB2.0接口通信协议，设计数据传输协议。

（4）第7-8周：设计数据采集与处理算法，并进行编码实现。

（5）第9-10周：进行系统测试和调试，解决存在的问题。

（6）第11-12周：完成项目最终报告，准备项目展示。

4.预期成果本项目的预期成果为一套基于FPGA与USB2.0的数据采集系统，可以实现高速、稳定、可靠地采集外部传感器数据，并将采集的数据通过USB2.0接口传输到计算机处理。

该系统还将配有用户友好的图形界面，便于用户使用和配置。

5.参考文献[1] 文天译. 基于 FPGA 的声音采集与处理系统设计[D]. 东南大学, 2018.[2] 宋博. 基于 FPGA 和 USB 的高速数据采集系统 [D]. 中国海洋大学, 2009.[3] USB Implementers Forum, Inc. Universal Serial Bus Specification Revision 2.0[M]. 2000.。