北京理工大学数电期末试卷(含答案)

北京理工大学数电期末试卷(含答案)课程编号：ELC06011北京理工大学2010-2011学年第二学期2009级数字电子技术基础B 期末试题A 卷注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。

班级 学号 姓名 成绩一、（20分）填空1．在如下门电路中，哪些输出端能够直接互连 bcde 。

若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平，一个门工作在低电平，会使两个门内部形成过电流而损坏器件67 a ）普通TTL 门电路；b ）普通CMOS 门电路；c ）OC 门；d ）三态输出门；e ）OD 门。

2．一个4位D/A 转换器的分辨率为 1/15 1/（2^n-1） ，若参考电压V REF = 6V ，当输入码为0110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V 。

3．存储容量为2K ×8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K ×4位的RAM 来实现上述存储容量，需要4 片。

4．A/D 转换器一般需要经过采样、保持、 量化 、 编码 4个过程。

5．单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。

6．施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。

7．ROM 设计的组合逻辑电路如图T1所示，写出逻辑函数0Y 和1Y 的表达式。

0Y = ∑(m1,m2,m6) ，1Y = ∑(m0,m1,m5) 。

A B 0Y 1Y 0123C4567图T1二、（10分）将下列各式化简为最简与或式，方法不限。

1．CD D AC ABC C A F 1+++=2．CD B BCD A C B A D C AB F 2+++=，约束条件：B ̅ C ̅+A ̅CD ̅=0 答案略三、（10分）已知图T3中（a ）（b ）（c ）为TTL 门电路，（d ）（e ）为CMOS 门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。

V Ω1001YABC DR V CC2IL V 3Y IHV 0（a ） 高电平 V L 代表低电平（b ）cmos ，ABCD （c ）高阻TG 4Y A B5Y IHVk 10（d ） CMOS 高阻 （e ）高电平图T3四、（10分）试用一片4位并行加法器74LS283（图T4）和异或门设计一个加/减法运算电路。

当控制信号M=0时，实现输入的两个四位二进制数相加（Y 3Y 2Y 1Y 0=A 3A 2A 1A 0+B 3B 2B 1B 0）；当M=1时，实现输入的两个四位二进制数相减（Y 3Y 2Y 1Y 0=A 3A 2A 1A 0-B 3B 2B 1B 0）。

A 3A 2A 1A 0B 3B 2B 1B 0CICO S 3S 2S 1S 074LS283图T4关键：减法为补码+1A 3A 2A 1A 0B 3B 2B 1B 0CICO S 3S 2S 1S 074LS283异异异异五、（10分）编码器74LS148和数据选择器74LS151构成的逻辑电路如图T5所示， 当输入7654321000001010D D D D D D D D =，7654321011111111D D D D D D D D =，试分别写出所示电路输出F 的表达式（要求有分析过程）。

74LS148和74LS151功能表分别如表T5-1和T5-2所示。

0A 1A 74151LS EN2A0D 1D 2D 3D 4D 5D 6D 7D Y0Y 1Y S 74148LS S Y EXY 2Y 0I 1I 2I 3I 4I 5I 6I7I A B C D E FG H 0D 1D 2D 3D 4D 5D 6D 7D F图T5表 T5－2 74LS148功能表 输入 输出S 0I 1I 2I 3I 4I 5I 6I 7I 2Y 1Y 0Y SYEXY1 × × × × × × × × 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 × × × × × × × 0 0 0 0 1 0 0 × × × × × × 0 1 0 0 1 1 0 0 × × × × × 0 1 1 0 1 0 1 0表T5－1 74LS151功能表输入输出 EN2A 1A 0AY 1 × × × 0 0 0 0 0 D0 0 0 0 1D1 0 0 1 0 D2 0 0 1 1D3 0 1 0 0 D4 0 1 0 1 D5 0 1 1 0 D6 0 1 1 1D70 × × × × 0 1 1 1 0 1 1 1 0 0 × × × 0 1 1 1 1 1 0 0 1 0 0 × × 0 1 1 1 1 1 1 0 1 1 0 0 × 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0个人建议将常用器件逻辑关系式记下来可以知道74LS148编码器，74LS151数据选择器 对于数据选择器简单可知，例如输出D0就是A2A1A0,对于D1就是A2A1A0 那么我们简单写出其逻辑表达式 F=EN(D0A1A2A0+D1A2A1A0.....略) 接下来是编码器 观察其输出为0的点Y2=I7+I6I7+I5 I6I7+I4 I5 I6I7 其余同理，不做赘述 分别代入D0-D7，得到输出六、（15分）电路如图T6所示，其中Ω==k 10R R 21，F .C μ10=。

1．说明555定时器构成电路的名称，计算输出o u 的频率o f ，并计算输出o u 的占空比q 。

多谐振荡器，占空比q=R1/(R1+R2) f=1/[(R1+2*R2)*C *ln2] 2．分析由触发器FF0、FF1、FF2构成的时序电路的功能，要求写出驱动方程、状态方程，输出方程，画出状态转换图，检查电路能否自启动，并说明电路功能。

84531267V R 1R2VD1Cu oC1Q Q1D C1Q Q 1D C1Q Q 1D Y555FF0FF1FF2Q 0Q 1Q 210k 10k 0.1μ图T6首先是D 触发器，Q n+1=D先写出Q0，Q1，Q2，以及D0，D1，D2 D0=Q1Q2 D1=Q1⊕Q2 D2=Q0Q2Q0n+1= Q1n Q2nQ1n+1= Q1n ⊕Q2n Q2n+1= Q0n Q2n 列出真值表Q0n Q1n Q2nQ0n+1Q1n+1Q2n+1000 001 001 010 010 011 011 100 100 000 弥补不全的 101 010 110 010 111100画出状态转换图因为形成环路，可以自启动功能相当于五进制计数器 输出Y=Q0n 七、（15分）图T7所示是用两片四位同步二进制加法计数器74LS161接成的计数器。

74LS161的功能表见表T7所示。

1． 试分析电路接成的是几进制计数器，两片之间是几进制？ 2． 是同步计数器还是异步计数器？异步（CP 非同一时钟） 3． 输出Y 与脉冲CP 的频率比？ 1:16 4． 画出第二片74LS161（II ）的状态转换图。

PCT TCT CP COLD CR）（I 161LS 740Q 1Q 2Q 3Q 0D 1D 2D 3D P CT T CT CPCOLDCR）（II 161LS 740Q 1Q 2Q 3Q 0D 1D 2D 3D V CPY图T7表T7 74LS161的功能表CPCR LDP CT TCT 工作状态⨯⨯⨯⨯⨯⨯⨯⨯⨯0111101111011置零预置数保持保持（但CO =0）计数其中：0123T Q Q Q Q CT ⋅⋅⋅⋅=CO片I 的Q2与片II 的Q2都为1时置零，片1进位时激活片2，那就是说片I 从0000----1111片2走1，不难看出片2为0100时，片1为0100时置零，那就是4X16+4=68位，片1为16位，片II 为4位八、（10分）试用JK触发器设计一个三位计数器，其状态转换表如表T8所示。

（要求写明设计过程）。

计数顺序电路状态进位输出C 3Q2Q1Q0 0 0 01 0 0 1 02 0 1 1 03 0 1 0 04 1 1 0 05 1 1 1 06 1 0 1 07 1 0 0 18 0 0 0 0表T8 参考书上P156进位CO=Q2Q1Q0利用JK触发器Q n+1=J Q n+K Q n根据时序图做卡诺图00 01 11 10011 010 110 0 001（对应n+1）1 000 100 101 111 观察JK触发器公式我们分别对Q2，Q1，Q0Q200 01 11 100 0 0 0 11 0 1 1 1 Q2n+1= Q0Q2nQ1n+1=Q0Q1nQ0n+1=Q1Q0n+Q1Q0n代入J2=1 K2= Q0J1=Q0 K1=1J0=Q1 K0=Q1连接略CO.......... 我是红领巾，别谢我。