数电课 第三章门电路讲义

3.3.2 CMOS反相器工作原理
当NMOS管和PMOS管成对出现在电路中，且二者在工作中互 补，称为CMOS管(意为互补)。
一、电路结构Vຫໍສະໝຸດ DvII=0 =1PMOS管
vI
I
T1 v T2
O
截止 导通 CMOS 电路 v １” o=―０” 截止 导通
NMOS管
和T2总是工作在一个导通一个截止的互补状态，静 T1 、T2 开启电压分别为 VGS(th)p 、VGS(th)N，电路正常工作必须满足 1
VNH VOH (min) VIH (min)
输入低电平时噪声容限： 0 1
VOH(min) VIH(min) VOL(max) VIL(max)
0 1
VNL VIL(max) VOL (max)
的增加而加大。
测试表明：CMOS电路噪声容限VNH=VNL＝30％VDD，且随VDD 噪声容限－－衡量门电路的抗干扰能力。噪声容限越大，表明 电路抗干扰能力越强。
态功耗极小。这是 CMOS电路最突出的一大优点。 V >V +|V |
DD GS(th)N GS(th)p
二、电压传输特性和电流传输特性
电 压 传 输 特 性
T1导通T2截止 T1T2同时导通
T2导通T1截止
阈值电压VTH
T1、T2同时导通，参数对称，vI=1/2VDD vo=1/2VDD，将电压 传输特性转折区的中点称为阈值电压VTH VTH=1/2 VDD电压传输特性转折区曲线陡峭，接近理想开关特性。
A
1 0
D1 D2
+VCC(+5V) R
Y
0 0 3 3 A 0 0 1 1
0 3 0 3 B 0 1 0 1
0.7 0.7 0.7 3.7 Y 0 0 0 1
B 1
0.7V 3.7V
Y=A•B
A B
Y
3.2.3 二极管或门
A、B中有一个是高电平，输出端电位为2.3V，逻辑1； 二极管或门 A、B同时为低电平时，输出才是0。 的逻辑电平
VGS S N P G
VDS D N
vGS>VGS(th)，形成电 场G—B,把衬底中的 电子吸引到上表面， 除复合外，剩余的 电子在上表面形成 了N型层（反型层） 为D、S间的导通提 供了通道。
N沟道
VGS(th)称为阈值电压(开启电压）
VGS升高，导电沟道的截面积加大，iD增加。VGS控制iD的大 小。可以通过改变vGS的大小来控制iD的大小。
正极 负极 引线 引线
引线
P N
P 型支持衬底
外壳
触丝
负极引线
点接触型
面接触型
底座
集成电路中平面型
P区
3.1.6 正、负逻辑
门电路的作用：是用以实现逻辑关系的电子电 路，与基本逻辑关系相对应。
门电路的主要类型：与门、或门、与非门、或 非门、异或门等。 一般采用 正逻辑 门电路的输出状态与赋值对应关系： 正逻辑：高电位对应“1‖；低电位对应“0‖。 负逻辑：高电位对应“0‖；低电位对应“1‖。 混合逻辑：输入用正逻辑、输出用负逻辑；或者输 入用负逻辑、输出用正逻辑。
第三章 门电路
• 逻辑门电路是数字电路学习的基础，既是数字电路学习 的一个难点也是数字电路学习的一个重点。 • 本章重点是掌握判断二级管、三级管的工作状态及电路的 分析计算；掌握TTL和CM0S逻辑门电路的外特性、主要 参数及使用方法；
• 本章难点是TTL、CMOS集成逻辑门的电路结构、参数计
算及输入/输出特性的应用。这是历届学生普遍反映的主 要难点之一．但不作重点要求。
电 流 传 输 特 性
T2截止
应尽量避免长 期工作在BC段
T1截止
BC段T1、T2同时导通，有iD 流过T1、T2， 在vi=1/2VDD附近iD最大。 工作在BC段，动态功耗大。
三、输入端噪声容限
在保证输出高、低电平基本
不变的条件下,输入电平的允许波
动范围称为输入端噪声容限。 输入高电平时噪声容限：
0.7 V (Si) 0.2 V (Ge)
UD(on)
在逻辑门电路中：正逻辑用高电平表示1，低电平表示0 负逻辑用高电平表示0，低电平表示1
1 0
获得高、低电平的基本方法：
1
0
利用半导体开关元件的导通、截止 （即开、关）两种工作状态。
CMOS门用正逻辑 PMOS门用负逻辑
基本开关电路 单开关电路 互补开关电路
二、MOS管的输入、输出特性
对于共源极接法的电路，栅极和衬底之间被二氧化硅绝缘层 隔离，所以栅极电流为零。 夹断区（截止区） 条件：整个沟道都夹断
特点：
iD 0
vGS vGS ( th)
用途：做无触点的、断开状态的电子开关。 可变电阻区 条件：源端与漏端沟道都不夹断 特点 :(1) 当vGS 为定值时 ,iD v的关系： 在VDS ≈0时，导通电阻 RON 和是 VGS DS 的线性函数，管子的漏源间呈 现为线性电阻，且其阻值受 vGS 控制。 （2）管压降vDS 很小。 用途：做压控线性电阻和无触点的、闭合状态的电子开关。
一、MOS管的结构和工作原理
D
金属铝 漏极
S
导电沟道
G
D
G
两个N区
N
P型衬底
P
N
SiO2绝缘层
栅极
S
源极
N沟道增强型
在漏极和源极之 间加电压vDS，iD=0。
vGS=0时 vGS vDS
iD=0
S
N
G
D
N
S
B
D
P
D、S间相当于两 个背靠背的PN结
不论D、S间有无电 压，均无法导通。
vGS>0时
源 极 与 衬 底 接 在 一 起
3.2 半导体二极管门电路
3.2.1 半导体二极管的开关特性 iD(mA) Ui<0.5V IF 二极管截止
UBR
iD=0
DD ++ i uu i =0V － －
L RR L
++ uouo － －
0
0.5 0.7
uD(V)
开关电路 ui =0V 时的等效电路
ui＝0V时，二极管截止，
如同开关断开，uo＝0V。
+
3.1.4 半导体二极管的结构和类型 构成： PN 结 + 引线 + 管壳 = 二极管(Diode)
符号： A (anode) 分类： 硅二极管 按材料分 锗二极管
正极 引线 N 型锗片 铝合金 负极 小球
C (cathode)
点接触型 按结构分 面接触型 平面型
正极引线 PN 结 N型锗 金锑 合金
3 0 0 A/V B/V Y/V 2.3V 0V
0 0 3 3
A
0 3 0 3
B 0 1 0 1
0 2.3 2.3 2.3
Y 0 1 1 1
Y=A+B
0 0 1 1
3.3 CMOS门电路
3.3.1 MOS管的开关特性 在CMOS集成电路中，以金属－氧化物－半导体场效应管 （MOS管)作为开关器件。
扩散电流 等于漂移电流，总电流 I = 0。
二、PN 结的单向导电性 1. 外加正向电压(正向偏置) — forward bias IF
P区
外电场
N区
内电场
扩散运动加强形成正向电流 外电场使多子向 PN 结移动I ,F。 中和部分离子使空间电荷区变窄。 I =I I I
F 多子 少子 多子
+
U
3.2 二极管门电路 3.2.1 理想二极管及二极管特性的折线近似 一、理想二极管
特性 iD 符号及 等效模型 uD 正偏导通，uD = 0；反偏截止， iD = 0 U(BR) =
二、二极管的恒压降模型（外电路电源电压低，电阻大）
iD uD
uD = UD(on)
UD(on) 三、二极管的折线近似模型（外电路电源和电阻都很小时） iD rD 斜率1/ rD U I rD UD(on) uD I UD(on) U
输出特性曲线（漏极特性曲线）
恒流区：(又称饱和区或放大区） 条件:(1)源极端沟道未夹断
(2)漏极端沟道予夹断
特点:(1)受控性： 输入电压
vGS 1 i D I DS VGS (th)
vGS IDS 是控制输出电流 VGS=2 VGS(th) 的iD值
2
在VGS>> VGS(th) ，iD近似与VGS2成正比。 iD与VGS关系的曲线称为转移特性曲线，在恒流区VDS对转移特 性的影响不大。 (2)恒流性：输出电流iD 基本上不受输出电压vDS的影响。
第1章
半导体二极管
本征激发： 在室温或光照下价电子获得足够能量摆 脱共价键的束缚成为自由电子，并在共价键 中留下一个空位(空穴)的过程。
复
合： 自由电子和空穴在运动中相遇重新结合 成对消失的过程。
漂
移： 自由电子和空穴在电场作用下的定向运
动。
两种载流子 电子(自由电子) 空穴 结论：
两种载流子的运动 自由电子(在共价键以外)的运动 空穴(在共价键以内)的运动
空穴 — 多子 电子 — 少子 受主 施主 原子 离子 载流子数 空穴数 离子 原子
3.1.3 PN 结 一、PN 结(PN Junction)的形成 1. 载流子的浓度差引起多子的扩散
P区
N区 内建电场 2. 复合使交界面形成空间电荷区 (耗尽层)
空间电荷区特点: 无载流子， 阻止扩散进行，利于少子的漂移。 3. 扩散和漂移达到动态平衡
MOS管截止时，漏、源之间 的内阻非常大，开关断开； MOS管导通时，内阻RON大 约1kΩ，阻值较小，与VGS有关， 开关闭合。
五、MOS管的四种基本类型
CI代表栅极电容
P沟道增强型MOS管的结构
D G S
N沟道增强型
D G S
N 沟道耗尽型
D G S
P 沟道增强型
D
G S
P 沟道耗尽型
在数字电路中，多采用增强型。
用途:可做放大器和恒流源。
三、MOS管的基本开关电路
vO≈vDD
vO≈0
当vI=vGS<VGS(th)时，MOS 管工作在截止区。D-S间 相当于断开的开关。 当vI>VGS(th)，且vI继续升高时，MOS管 工作在可变电阻区。MOS管导通内阻
RON很小，D-S间相当于闭合的开关。
四、MOS管的开关等效电路
影响二极 管的开关 时间主要 是反向恢 复时间， 不是开通 时间。
当外加电压突然由正向变为反向时，存储电荷在反向电场的作用 下，形成较大的反向电流。经过ts后，存储电荷显著减少，反向电 流迅速衰减并趋于稳态时的反向饱和电流。 反向恢复时间即存储电荷消失所需要的时间，它远大于正向导通 所需要的时间。这就是说，二极管的开通时间是很短的，它对开关 速度的影响很小，以致可以忽略不计。
Vcc R
K开------VO输出高电平，对应“1” 。
VO K
K合------VO输出低电平，对应“0” 。
Vcc
V
V 0V
1
0
在数字电路中，对电压值为多少并不重要， 只要能判断高低电平即可。
第三章 门电路
3.1 半导体的基础知识 3.2 二极管门电路 3.3 CMOS门电路 3.5 TTL门电路
1. 本征半导体中电子空穴成对出现，且数量少；
2. 半导体中有电子和空穴两种载流子参与导电；
3. 本征半导体导电能力弱，并与温度有关。
3.1.2 杂质半导体 一、N 型半导体和 P 型半导体
N型 +4 +4 +4 +4 P型 +4 +4
+4 磷原子
+5
+4 自由电子
+4 硼原子
+3
+4 空穴
电子为多数载流子 空穴为少数载流子 载流子数 电子数
3.2.2
二极管与门
A、B输入高电平为VIH=3V、低电平VIL=0V， 二极管导通压降VD=0.7V。
A、B中只要有一个 是低电平，必有一个二 极管导通，使输出钳位 3V 为0.7V，逻辑0。
0V A、B同时为1，两 个二极管都导通，输出 3.7V ， 逻辑1。
二极管与门的 逻辑电平和真值表
A/V B/V Y/V

R
限流电阻
2. 外加反向电压(反向偏置) — reverse bias IR
P区 N区
U R PN 结的单向导电性：正偏导通，呈小电阻，电流较大; 反偏截止，电阻很大，电流近似为零。

内电场 外电场
漂移运动加强形成反向电流 IR 外电场使少子背离 PN 结移动， I =I 空间电荷区变宽。 0
R 少子
Ui>0.5V
二极管导通
伏安特性
D + + － 0.7V ui =5V RL － + uo －
ui＝5V时，二极管导通， 如同0.7V的电压源，uo＝4.3V。
ui =5V 时的等效电路
当外加电压由反向突然变 为正向时，要等到PN结内部 建立起足够的电荷梯度后才开 始有扩散电流形成，因而正向 电流的建立稍微滞后一点。 反向恢复时间 （几纳秒内）
一.基础知识
• • • • • • 3.1.1 半导体的基础知识 3.1.2 杂质半导体 3.1.3 PN 结 3.1.4 半导体二极管的结构和类型 3.1.5 二极管的伏安特性 3.1.6 正、负逻辑
一.基础知识
3.1.1 半导体的基础知识
半导体 — 导电能力介于导体和绝缘体之间的物质。 载流子 — 自由运动的带电粒子。 本征半导体 —纯净的半导体。如硅、锗单晶体。