0.18μm完全隔离型低导通态电阻(Low Ron)NLDMOS研究
一种新型的低导通电阻折叠硅SOI LDMOS
２ 器 件 结 构
横 向基 的 Ｓ— ＤＭＯＳ具 有 衬 底 辅 助 耗 尽 效 应［ ＪＬ ７ 和在 低压 应 用 中工 艺 实现 困难 的缺 点 ， 得 如何 获 使 得极 低 比导 通 电阻 的低 压 Ｌ ＤＭＯＳ成 为研 究 的 关
键．
突破传 统 Ｌ ＤＭＯＳ结 构 中击 穿 电 压 与 比 导 通 电阻矛 盾 的 有 效 方 法 有 两 种 ： 种 是 在 满 足 关 态 一 Ｂ 的条件下 ， 过 扩展 的栅 电极 使 器 件 开 态 时漂 Ｖ 通 移 区形成 载 流子积 累层 以提供 低 阻 导 通通 道 ， 这就 是 ＵＭＯＳ的思 想 ； 一种 是通过 在器 件 的不 同维度 另 上 引入新 的 电场来调 制 漂移 区的浓度 或通 过对 已有 维度 上 的场 进 一步 优 化 以提 高 调 制 效 应 ， 前者 就 是
的 比导通 电阻 ．
尽 可能 低 的导通 电阻 以降低 导通损 耗成 为 了研 究 热 点． 在垂 直型 双扩 散 低 压 ＤＭｏＳ类 器 件 中 ， 论 和 理 应用 比较 成熟 的结 构有 ＵＭｏＳ３ ＯＢＶ 和 ＤＭＯＳ结 构＿ ． ｄ ｅ等人将 ｓｐ ｒ ｕ ｃｉｎ思想 应 用 于 ４ Ｕｎ ｒ ］ ｕ ｅ ｎ ｔ ｊ ｏ Ｌ ＤＭＯＳ中获得 了低 的 比导通 电阻口 ９ ， 而 ， ￣］ 然 由于 图 １ ｎ型沟 道 Ｆ ＯＩＬ 为 Ｓ — ＤＭＯＳ的结 构 示 意 图
段宝兴 张 波 李肇基
（ 电子 科 技 大 学 Ｉ Ｃ设 计 中心 ，成 都 ６０５） １ ０ ４
摘 要 ：提 出 了一 种 具 有 折 叠 硅 表 面 ｓ — ＤＭｏ （ Ｓ — ＤＭｏｓ 新 结 构 ． 是 将 硅 表 面 从 沟 道 到 漏 端 的导 电 层 刻 ｏＩ Ｌ ｓ Ｆ ＯＩ Ｌ ） 它
超低导通电阻RON的SiC沟槽器件
超低导通电阻RON的SiC沟槽器件
殷丽;王传敏（译）
【期刊名称】《电力电子》
【年(卷),期】2012(000)005
【摘要】本文介绍了下一代碳化硅（SIC）平面MOSFET、沟槽结构肖特基二极
管和沟槽MOSFET器件。
首先，开发了SiC平面MOSFET，可以抑制在正向电流通过时引起寄生PN结二极管的劣化。
其次，开发了新型沟槽SiC肖特基二极管，与传统SiC二极管相比，在可接受的漏电流条件下，具有更低的正向压降。
第三，开发了新型双沟槽结构SiCMOSFET，在保持超低导通电阻的同时提高了器件的可靠性，其主要原因在于新结构有效降低了槽栅底部的最大电场强度，抑制了栅氧的击穿。
【总页数】4页(P49-52)
【作者】殷丽;王传敏（译）
【作者单位】北京微电子技术研究所
【正文语种】中文
【中图分类】TN386.1
【相关文献】
1.降低功率MOSFET导通电阻RON的研究进展 [J], 黄淮;吴郁;亢宝位
2.0.18μm完全隔离型低导通态电阻(Low Ron)NLDMOS研究 [J], 冯喆韻;马千成;汪铭
3.Vishay推出的下一代D系列MOSFET具有诸如超低导通电阻、超低栅极电荷等高性能指标 [J],
4.带有p型岛的超低导通电阻绝缘体上硅器件新结构 [J], 代红丽;赵红东;王洛欣;石艳梅;李明吉;李宇海
5.700 V超低比导通电阻的LDMOS器件 [J], 李怡;乔明
因版权原因，仅展示原文概要，查看原文内容请购买。
0.18微米高压器件(LDMOS)栅氧化层在隔离沟道边缘厚度的改善的开题报告
0.18微米高压器件(LDMOS)栅氧化层在隔离沟道边缘厚度的改善的开题报告开题报告题目：0.18微米高压器件(LDMOS)栅氧化层在隔离沟道边缘厚度的改善一、研究背景随着电子技术的不断发展和集成电路技术的快速进步，高压器件的应用越来越广泛，尤其是在电力电子方面的使用越来越广泛。
高压器件是指以高压为工作电压且能承受高能量环境的器件，其性能是评估其适用性的关键因素。
其中，0.18微米高压器件(LDMOS)是一种高性价比的器件，其结构具有优良的功率、速度和可靠性等特性，广泛应用于电气驱动、电源管理等领域。
在LDMOS器件中，栅氧化层的质量和隔离沟道边缘的结构对器件的性能有着重要的影响。
隔离沟道边缘上的栅氧化层虽然可以有效隔离沟道与栅极，但同时也会影响沟道区和源漏区之间的电子传输。
因此，改善栅氧化层在隔离沟道边缘的厚度是提高LDMOS器件性能的重要途径。
二、研究目的与意义本研究旨在探究LDMOS器件中栅氧化层在隔离沟道边缘的厚度对器件性能的影响及改善方法。
具体目的如下：1.研究LDMOS器件中栅氧化层在隔离沟道边缘的结构和厚度的现状。
2.探讨栅氧化层在隔离沟道边缘的厚度对LDMOS器件性能的影响。
3.提出改善LDMOS器件性能的方法并进行验证研究。
通过本研究，可以更加深入地了解LDMOS器件中栅氧化层在隔离沟道边缘的影响因素，为后续LDMOS器件的优化设计提供指导思想和基础。
同时，通过改善栅氧化层在隔离沟道边缘的厚度，可以提高LDMOS器件的可靠性和稳定性，为其在实际应用中提供保障。
三、研究方法本研究将采用以下方法实现研究目标：1.文献调研：通过查阅相关文献，了解LDMOS器件中栅氧化层在隔离沟道边缘的现状和改善方法。
2.器件模拟：利用TCAD软件对LDMOS器件进行模拟，分析栅氧化层在隔离沟道边缘厚度对器件的影响。
3.实验验证：采用电学分析等实验方法对改善后的LDMOS器件进行性能测试和验证。
四、预期结果与结论通过研究，预期达到以下结果：1.明确栅氧化层在隔离沟道边缘的结构和厚度的现状，分析其对LDMOS器件性能的影响。
低导通电阻LDMOS 的结构及制作方法[发明专利]
![低导通电阻LDMOS 的结构及制作方法[发明专利]](https://img.taocdn.com/s3/m/547feccaaaea998fcd220e8e.png)
专利名称：低导通电阻LDMOS 的结构及制作方法专利类型：发明专利
发明人：邢军军
申请号：CN201410853546.1
申请日：20141231
公开号：CN104538309A
公开日：
20150422
专利内容由知识产权出版社提供
摘要：本发明公开了一种低导通电阻LDMOS的结构，其漂移区采用超浅槽隔离结构，漂移区两侧采用常规浅槽隔离结构。
本发明还公开了上述结构的低导通电阻LDMOS的制作方法，其浅槽隔离结构的形成步骤包括：1)用掩膜遮住有源区，光刻刻蚀，在漂移区两侧形成常规STI的沟槽；2)光刻刻蚀，在漂移区形成超浅STI的沟槽；3)在沟槽内淀积二氧化硅，化学机械研磨，形成常规STI和超浅STI。
本发明通过在LDMOS结构中引入一层较浅的STI作为LDMOS漂移区场板介质，并优化其刻蚀的深度和角度，使LDMOS的耐压和导通电阻性能得到了大幅提升。
申请人：上海华虹宏力半导体制造有限公司
地址：201203 上海市浦东新区张江高科技园区祖冲之路1399号
国籍：CN
代理机构：上海浦一知识产权代理有限公司
代理人：丁纪铁
更多信息请下载全文后查看。
宏力半导体发布先进的0.18μm45 V LDMOS电源管理制程
种 全 新 的安全 密钥存 储模 式 。ＨＩ 决方 案结 合 了 Ｓ解
现 有模 式 的种 种优 势 ， 直接 从 硬件 提取 密钥 而不 存 储 。这 种模 式 下 ， 设备 可 以在确 有 必要 时才 生成 密
钥， 电源 关 闭后 ， 密钥 不 复存 在 。 由于不 存储 密钥 ，
攻击 者将 无 从下手 。
促 进 委 员 会及 政 府 机 构 ，通 过 推 动 降 低 成 本 、加 速 技 术 转
舢 龇 龇 龇
览会议等服务 ， 来促进全球太 阳能光伏产业的健康 发展 。更 多信 息清访问 ｗ ｗ．ｖｒｕ ．ｒ。 ｗ ｐｇｏｐｏｇ
龇 “ 舢 舢 “ 舢 舢 ． ；
Ｂ ｐ ｌｒ 器件 也可 供客 户选择 。 ｉｏａ 等
关 于 宏 力半 导 体
宏 力 半 导 体 是 一 家 专 业 半 导 体 代 工 厂 ，致 力 于 提 供 高 品 质 服 务 和 先 进 增 值 技术 ， 括 嵌入 式 非 挥 发 性 记 忆 体 、 包 高 压 、 漏 电工 艺 等 。公 司 于 ２０ 低 ０ ３年 投产 ， 直 是 业 内 成 长 最 一
动 部分 的面积 缩减 １ ％～ ０ ０ ４ ％，客 户 因此 可 以为 电 源 管理 应用提 供 更加有 效 的解 决方 案 。
除此 以外 ， 模块 化制 程也 更加 灵活 。１ 的器 ．Ｖ ８ 件可 以易于添 加 或者 移 除 ， 可适用 于 客户 的特 殊要
电源管 理制程 。 与传 统 线 宽相 比 ， ． ｍ 逻 辑 平 台使 得更 高 ０１ Ｉ ８ｘ 集 成度 的数 字 电路成 为可 能 ， 而可 以适 用于 Ｓ Ｃ 从 ｏ 和智 能 电源 。 力半 导体 成熟 的 ０１ ｍ 逻 辑制 程 宏 ．８Ｉ ｘ 配备 了具有 高 精准模 型 的完 整设 计 工具包 ， 极大 地
高压RESURFLDMOS等效电路模型的研究
目录第一章.绪论……………………………………………………………………1.1功率器件发展历程1.2 LDMOS的概述和研究现状1.3 LDMOS模型发展状况1.4 本文的主要工作第二章.LDMOS 晶体管原理及寄生效应2.1 RESURF LDMOS晶体管原理2.1.1 RESURF 技术2.1.2 LDMOS 的基本结构2.1.3 RESURF技术在LDMOS中的应用2.1.4 PN结的击穿原理2.2 LDMOS的寄生效应2.2.1 Kirk 效应2.2.2 寄生晶体管效应2.3.3 自加热效应2.3.4 热载流子效应第三章.研究LDMOS的物理性质…………………………………………3.1 LDMOS的沟道区的物理性质…………………………………………3.2 LDMOS的漂移区的物理性质……………………………………………第四章 LDMOS的温度特性4. LDMOS中各种寄生效应及其对建模的影响………………………………5. LDMOS的模型及参数设计……………………………………………………5.1 漂移区模型及参数设计……………………………………………………5.2 沟道区模型及参数设计……………………………………………………6. LDMOS的完整的等效电路模型及仿真…………………………………………6.1………………………………………………………………6.2 用软件模拟的LDMOS的I-V特性…………………………………………………6.3 用软件模拟的LDMOS的C-V特性…………………………………………………6.4 用软件模拟的LDMOS的动态特性……………………………………………结论…………………………………………………………………………致谢……………………………………………………………………………主要参考文献…………………………………………………………………附录……………………………………………………………………………外文资料翻译及原文…………………………………………………………第一章绪论1.1 功率器件发展历程电子学随着晶体管和晶闸管的相续发明.开始向两个方向发展：一个以追求单元器件的小功率、高集成度、高工作频率的集成电路为核心的微电子技术；另一个就是以追求大功率、小驱动电流、高工作电流密度、短开关时间的大功率半导体器件为代表的功率电子学。
一种高压SJ—nLDMOS的准饱和特性研究
饱和效应的物理机制。与常规双 Ｒ Ｅ Ｓ Ｕ ＲＦ — ｎ Ｌ Ｄ ＭＯＳ 器件相比 ， 在不改变器件击穿电压的情况下，
Ｒｅ ｓ ｅ ａ ｒ ｃ ｈ ｏ ｎ Ｑｕ ａ ｓ ｉ — ｓ ａ ｔ ｕ ｒ ａ ｔ ｉ ｏ ｎ Ｅ ｆ ｅ ｃ ｔ ｉ ｎ Ｈｉ ｇ ｈ — ｖ ｏ ｌ ｔ ａ ｇ ｅ ｓ ｊ — ｎ Ｌ ＤＭＯＳ
徐 英 雪
（ 电子科技大学 电子薄膜与集成器件 国家重点实验室， 四川 成都 ６ １ ０ ０ ５ ４ ）
摘
要： 研 究 了高压 ｓ ｊ — ｎ Ｌ ＤＭＯＳ器件 中的一种 特殊 的 电流饱和现 象一 准饱 和效应 。利 用仿 真 工具 和 漂移 区耗尽 层入 手 ， 研 究 了准
Ｓ Ｉ Ｌ Ｖ ＡＣ Ｏ， 对 三维 ｎ Ｌ ＤＭＯＳ器件进行 仿真 ， 并从 准漏极 电压
ｖ ｏ ｌ ｔ ａ ｇ ｅ Ｕ ｄ ＇ ａ ｎ ｄ ｔ ｈ ｅ ｄ ｅ ｐ ｌ ｅ ｔ ｉ ｏ ｎ ｒ ｅ ｇ ｉ ｏ ｎ ｏ ｆ ｔ ｈ ｅ ｄ ｒ ｉ ｆ ｔ ｒ ｅ ｉｏ ｇ ｎ ．Ｃ ｏ ｍｐ ａ ｒ ｅ ｄ ｗｉ ｔ ｈ ｔ ｈ ｅ ｃ ｏ ｎ ｖ ｅ ｎ ｔ ｉ ｏ ｎ ｌ ａ ｄ ｏ ｕ ｂ ｌ ｅ
第１ ６ 卷
第５ 期
鼋涤鞋 阀
Ｐ ０Ｗ Ｅ Ｒ Ｓ ＵＰ Ｐ Ｌ Ｙ Ｔ Ｅ ＣＨＮＯＬ ＯＧ Ｉ Ｅ Ｓ ＡＮＤ ＡＰ Ｐ Ｌ Ｉ Ｃ ＡＴ Ｉ ＯＮＳ
Ｖ０ １ ． １ ６ Ｎｏ ． ５
Ｍａ ｖ ． ２ ０１ ３
２ ０ １ ３ 年５ 月
一
பைடு நூலகம்
硅基射频ldmos器件结构设计与研究
摘要摘要射频LDMOS器件作为功率集成电路中的核心器件，近年来已经成为国内外众多器件研究者的研究热点，由于横向高压功率器件中击穿电压与比导通电阻之间的严重矛盾关系一直限制着RF LDMOS在高压大电流环境下的应用，同时，随着民用移动通信技术和军用雷达技术这些年的飞速发展，人们对无线信号的传输和传输质量的要求也在变高。
在移动通信基站和军用雷达中，射频功率放大器作为信号发射机中的关键组成部分，它直接决定了无线信号的收发质量和其传输的距离，而射频功率放大器的性能又与其核心部件——射频功率器件密切相关。
所以现在针对射频器件的研究方向主要集中在设计并制造出性能更加优越的射频功率器件，即让器件拥有更高的耐压、更高的工作频率以及较低的功耗，本论文就是基于射频LDMOS器件展开的研究，首先研究该器件的基本工作原理，然后利用仿真软件ISE-TCAD具体分析器件中的各部分参数对器件击穿特性、输出特性以及频率特性的影响，最后在上述工作的基础上对射频LDMOS器件结构进行优化，使其拥有更优越的性能。
首先，本文提出了具有部分阶梯埋层的RF LDMOS器件新结构，该结构将器件内部的SOI埋层做成阶梯状来调制器件的表面电场，优化阶梯的结构使器件的横向电场分布趋于均匀提高器件的击穿电压，同时利用阶梯状的SOI埋层来减小器件内部的源漏寄生电容，进一步提高了器件的截止频率和输出功率。
通过仿真软件ISE-TCAD 仿真分析得到，本文建立的表面电场分布模型与仿真结果基本吻合，新电场峰的获得从本质上解释了阶梯埋氧层对表面电场的调制效应。
该器件在保证其比导通电阻不会增加的情况下，充分利用了阶梯SOI层的电场调制效应，提高了器件的击穿电压，与同尺寸的普通PSOI RF LDMOS器件相比，击穿电压从100.1V提高到123.2V，提高了23.08%，同时由于阶梯埋氧层减小了器件的寄生电容，所以该器件的截止频率f T 与普通PSOI RF LDMOS相比也提高了18.09%。
LDMOS器件性能研究与综述
2021年9期科技创新与应用Technology Innovation and Application技术创新LDMOS 器件性能研究与综述赵婉婉，廖婉奇（上海电力大学，上海200090）前言功率器件的关键在于实现高耐压和低功耗。
作为功率半导体的主力器件，功率LDMOS 器件存在着R on ，sp 邑BV 2.5（击穿电压Breakdown Voltage ，BV ；比导通电阻Specific On-Resistance ，R on ，sp ）的“硅极限”制约关系。
在提高器件击穿电压的同时，比导通电阻也会随之而增大。
因此打破“硅极限”的制约关系，缓解击穿电压和比导通电阻间的矛盾关系，在提高器件击穿电压的同时降低比导通电阻，成为功率器件设计时需要考虑的重要问题。
LDMOS 器件作为一种功率器件，为了更好的实现器件高击穿电压和低导通电阻，研究人员从器件新机理以及新结构等方面出发，不断寻求的突破点，以便能够更好的提升器件性能。
本文从不同方面对以存在的研究方法以及研究机理展开研究。
1浅沟槽隔离(STI )技术在不过多损失R on ，sp 的情况下提高BV ，在漂移区中应用STI 技术是一种十分可行的方案。
漂移区引入STI 能在不增加漂移区直线长度的情况下，增大器件体区到漏极之间有效的表面距离，提高器件的击穿电压。
但是传统的STI 开态的电流路径较长，在STI 拐角处电流拥挤，对R on ，sp 的影响较大。
同时由于传统STI 的边缘较深，使得高BV 的LDMOS 很难实现低R on ，sp ，因此人们在传统STI 的基础上进行创新，从而更好的提升器件性能。
STI 技术因STI 结构的不同又可以分为full-STI 和split-STI ，split-STI 的提出是因为full-STI 阻碍了源端到漏端的电流路径。
基于STI 的LDMOS 的不足之处在于：由于电流多集中在STI 的底部边缘，会产生碰撞电离和热载流子。
700V BCD高压场控功率器件及集成技术研究
700V BCD高压场控功率器件及集成技术研究700 V高压BCD工艺是近几年国内外晶圆生产厂重点开发的工艺平台,其广泛应用于模拟IC(集成电路)中的电源管理、电机驱动、汽车电子和工业控制等领域。
相比于传统设计方案所采用的控制芯片加分立功率管的“二合一”方式,700V BCD工艺通常具有低成本、易封装、易设计和芯片外围更精简等优势。
高压BCD工艺中的核心器件按应用可分为高压开关功率管和高压启动功率管。
其中高压开关功率管通常采用高压LDMOS(Lateral Double–diffused MOS),在保持高耐压的同时减小其比导通电阻Ron,sp(导通电阻×面积)是其主要研究方向。
RESURF(降低表面电场)技术是高压LDMOS的核心技术,国内外的相关研究主要围绕着Double RESURF技术、Triple RESURF技术以及超结(Super Junction)技术进行,通过各种结构的变形优化器件的击穿电压和比导通电阻。
高压启动器件普遍使用高压JFET(结型场效应晶体管),其主要研究方向为:在获得高耐压的前提下追求较小的夹断电压(也称关断电压)和低漏诱生势垒降低(DIBL)效应。
本文的主要创新点针对两类高压场控功率器件,包括:首先,提出了一类700V超低比导通电阻的双p埋层(DB)双通道n LDMOS(DB-nLDMOS),包括源端非隔离型(NISO)与隔离型(ISO)两种结构。
针对这类结构,提出了一个导通电阻解析模型,提出了导通电阻优化技术和源端自隔离技术。
其次,提出了一类700 V低夹断电压的nJFET,包括两种结构的700 V nJFET。
同时提出了一种获得低夹断电压、低DIBL效应的关键技术。
本文的主要工作如下:第一,提出了超低比导通电阻的700 V NISO DB-nLDMOS 和ISO DB-nLDMOS。
首先,通过推导器件在深线性区的导通电阻解析模型找出了优化Ron,sp的方向。
LDMOS介绍
阈值电压
阈值电压Vgs(th)定义为使半导体表面为反型层 时栅上所需加的电压。它由三部份组成：（1）栅 上首先需加电压VFB（平带电压）使半导体表面能 带是平的；（2）若要表面反型则半导体能带应有 2qφFB的弯曲，其中qφFB是体内费米能级到禁带中央 的距离，故栅上还应再加qφFB的电压；（3）能带弯 qφ 3 曲qφFB对应着表面反型层到体内有一过渡的耗尽层， 此耗尽层有一负的电荷面密度，这个负电荷需由栅 上相应的正电荷来屏蔽，因此氧化层上又需再加一 个电压Q/Cox，综上所述，得到阈值电压：
LDMOS
（Laterally Diffused Metal Oxide Semiconductor)
横向扩散金属氧化物半导体
简介
80年代以来，迅猛发展的超大规模集成电路技术给高压大电流半导体注入了 新的活力，一批新型的声控功放器件诞生了，其中最有代表性的产品就是 VDMOS声效应功率晶体管。这种电流垂直流动的双扩散MOS器件是电压控制型 器件。在合适的栅极电压的控制下，半导体表面反型，形成导电沟道，于是漏极 和源极之间流过适量的电流VDMOS兼有双极晶体管和普通MOS器件的优点。与 双极晶体管相比，它的开关速度，开关损耗小；输入阻抗高，驱动功率小；频率 特性好；跨导高度线性。特别值得指明出的是，它具有负的温度系数，没有双极 功率的二次穿问题，安全工作区大。因此，不论是开关应用还是线性应用， VDMOS都是理想的功率器件。 九十年代中后期开始大批量生产LDMOS,作为微波低端大功率(20W以上)器 件的主流技术, 2. 4GHz以下输出峰值可达到200W以上,年产量超过4亿美元。与 传统的双极型晶体管相比, LDMOS器件在2. 4GHz以下频段时,增益、线性度、开 关性能、散热性能、价格等方面都有着明显的优势。今后LDMOS将向更高频率、 更低成本方向发展,见表1。 现在，VDMOS器件已广泛应用于各种领域，包括电机调速、逆变器、不间 熠电源、开关电源、电子开关、高保真音响、汽车电器和电子镇流器等。由于 VDMOS的性能价格比已优于比极功率器件，它在功率器件市声中的份额已达 42%。并将继续上升。世界各大半导体厂商如Freescale公司(占全球市场60% )、 Philips公司(占全球市场25% )、Infineon公司以及STM公司等竞相研究与开发。
集成电路BCD工艺平台中DoubleResurf技术概述
集成电路BCD工艺平台中DoubleResurf技术概述【摘要】BCD工艺是一种先进的单片集成工艺技术，把双极器件和CMOS器件同时制作在同一芯片上。
它综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。
更为重要的是，它集成了DMOS功率器件，DMOS 可以在开关模式下工作，功耗极低。
不需要昂贵的封装和冷却系统就可以将大功率传递给负载。
低功耗是BCD工艺的一个主要优点之一。
本篇文章对高性能LDMOS开发中的Double Resurf技术进行了简要阐述。
【关键词】电源管理 LDMOS 集成电路BCD工艺是电源管理、显示驱动、汽车电子等IC制造工艺的上佳选择。
整合过的BCD工艺制程，可大幅降低功率耗损，提高系统性能，节省电路的封装费用，并具有更好的可靠性，也给了此类工艺的芯片电路在设计时更多的选择空间。
BCD工艺技术的发展不像标准CMOS 工艺那样，一直遵循Moore定律向更小线宽、更快的速度方向发展。
BCD工艺朝着三个方向分化发展：高压、高功率、高密度。
其中高密度BCD主要的电压范围是5～50V，一些汽车电子应用会到70V。
在此应用领域，BCD技术将集成越来越复杂的功能，今天，有的产品甚至集成了非挥发性存储器。
由于BCD工艺中器件种类多，必须做到高压器件和低压器件的兼容；双极工艺和CMOS工艺的相兼容，尤其是要选择合适的隔离技术；为控制制造成本，必须考虑光刻版的兼容性。
考虑到器件各区的特殊要求，为减少工艺制造用的光刻版，应尽量使同种掺杂能兼容进行。
因此，需要精确的工艺模拟和巧妙的器件设计。
功率输出级DMOS管是此类电路的核心，往往占据整个芯片面积的1/2～2/3，它是整个集成电路的关键。
DMOS器件是由成百上千的单一结构的DMOS 单元所组成的。
这些单元的数目是根据一个芯片所需要的驱动能力所决定的，DMOS的性能直接决定了芯片的驱动能力和芯片面积。
VDMOS击穿电压与导通电阻的最佳设计
VDMOS击穿电压与导通电阻的最佳设计
张华曹;涂序梅
【期刊名称】《西安理工大学学报》
【年(卷),期】1992(000)001
【摘要】本文利用场限环理论和消除寄生晶体管效应等措施,提出了保证在原胞区击穿电压不降低的前提下,VDMOS导通电阻R_(on)及其结构参数的最佳设计方法。
与以往的方法相比,具有使BV_(DS)容量和R_(on)值之间获得统筹考虑的优点。
【总页数】7页(P27-33)
【作者】张华曹;涂序梅
【作者单位】不详;不详
【正文语种】中文
【中图分类】TN386.1
【相关文献】
1.改进击穿电压和导通电阻折中性能的线性变化掺杂漂移区RESURF LDMOS晶体管 [J], 何进;张兴;黄如;林晓云;何泽宏
2.VDMOSFET低导通电阻改良研究 [J], 陆宁
3.VDMOS的导通电阻模型 [J], 姜艳;陈龙;沈克强
4.一种VDMOS阈值电压和导通电阻的优化方法 [J], 陈惠明
5.功率VMOSFET击穿电压和导通电阻的温度效应 [J], 潘志斌;徐国治
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｒｐｏｒａｔｉｏｎ，Ｓｈａ ｎｇｈａｉ ２０１２０３，Ｃｈｉｎａ）
第 １６卷 ，第 ７期
ＶＯＩ．１６ ．Ｎｏ ．７
电 子 与 封 装
ＥＬＥＣＴＲ０Ｎ ＩＣＳ ＆ ＰＡＣＫＡ ＧＩＮＧ
总 第 １５９期 ２０１６年 ７月
⑧ ⑧ ⑧ ⑧ ⑧ ⑧ ⑧ ⑧
Ｏ．１ ８ ｍ 完全 隔离型低导通态 电阻 （Ｌｏｗ Ｒｏｎ） ＮＬＤＭＯＳ研 究
冯 拮胡 ， 马千成 ，汪 铭
Ｇ
干
ｆ■ ｌ Ｎ－Ｄｒｉｆｔ Ｄｅｅｐ Ｐ—Ｗ ｅｌｌ Ｎ －－ｅｐｉ
Ｐ．ｓｕｂｓｔｒａｔｅ
（ａ）普 通 结 构
Ｎ－ｅｐｉ
Ｐ．ｓｕｂｓｔｒａｔｅ
（ｂ）低导通态 电阻 （Ｌｏｗ Ｒ。 ）ＮＬＤＭＯＳ
图 １ 完 全隔离型 ＮＬＤＭＯＳ结构 图 本平台 中采用 的 Ｎ－ｅｐｉ深 度为 ７ ｍ，针 对高压部 分 比逻 辑标 准 工艺 增加 Ｐ—Ｂｏｄｙ、Ｎ—Ｄｒｉｆｔ、Ｄｅｅｐ Ｐ—Ｗｅｌｌ 制程 。Ｐ—Ｂｏａｙ层是用来调整低导通态 电阻 （Ｌｏｗ Ｒ ＮＬＤＭＯＳ的 闽值 电压 （ 的 ，为 了实现较 低的导通态 电阻 （Ｌｏｗ Ｒｏ３该 层深 度较 浅 ，所 以需 要 Ｐ—Ｗｅｌｌ作 引
Ａｂｓｔｒａｃｔ：Ｔｈｅ ｐａｐｅｒ ｐｒｅｓｅｎｔｓ ａ ｇｒｏｕｐ ｏｆＬｏｗ Ｒ ＮＬＤＭ Ｏ Ｓ ｂａｓｅｄ ｏｎ ０．１ ８ Ｉｘｍ ｌｏｇｉｃ ｐｌａｔｆｏｒｍ ｔｈａｔ ｃｏｖｅｒｓ ａｐｐｌｉｅｄ ｖｏｌｔａｇｅ ｒａｎｇｉｎｇ ｆｒｏｍ １ ０－３０ Ｖ ．Ｔｈｅ ｆｕｌｌｙ ｉｓｏｌａｔｅｄ ｎａｔｕｒｅ ｂｉａｓｅｓ ｔｈｅ ｓｏｕｒｃｅ／ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅｓ ｗｉｔｈ ｄｉｆｆｅｒｅｎｔ ｖｏｌｔａｇｅｓ ｆｒｏｍ ｔｈ ｅ ｓｕｂｓｔｒａｔｅ ｐｏｔｅｎｔｉａ１．Ｓｔｒｕｃｔｕｒｅｓ ｏｆＤｒｉｆｔ ｓｉｄｅ ａｎｄ Ｂｏｄｙ ｓｉｄｅ ｈａｖｅ ｂｅｅｎ ｏｐｔｉｍ ｉｚｅｄ ｔｏ ｏｂｔａ ｉｎ ｗｅｌｌ－ｐｅｒｆｏｒｍｅｄ Ｌｏｗ Ｒ ＮＬＤＭ ＯＳｏｆｗｈｉｃｈＲ ｒｅａｃｈｅｓ４．４ｍＱ ·ｍｍ－２ａｔ２０Ｖ ａｎｄ２１ ｍＱ ·ｍｍ￣ａｔ４１ Ｖ ． Ｋ ｅｙｗｏｒｄ：ＬＤＭ Ｏ Ｓ；ｌｏｗ Ｒ ；ｆｕ ｌｌｙ ｉｓｏｌａｔｅｄ
（中芯 国际集成 电路制造有限公司 ，上海 ２０１２０３）
摘 要 ：介 绍一组基 于 ０．１８ Ｉｘｍ 逻辑平 台构建 的低 导通态 电阻 （Ｌｏｗ Ｒ ） ＮＬＤＭＯＳ。该 组 ＬＤＭＯＳ 涵盖 １０－３０ Ｖ应 用 电压 。该 ＮＬＤＭＯＳ为 完全隔 离型 ，因而其源端和 漏端均可 以独立于衬 底加偏压 。 针 对 Ｄｒｉｆｔ区域 和 Ｂｏｄｙ区域 分别 进 行 结构 优 化 ，最终 得 到 性 能 良好 的低 导 通 态 电阻 （ＬｏｗＲ ） ＮＬＤＭＯＳ。其导通 态 电阻 （Ｒ ） 为 ４．４ ｍｎ·ｍｍ 对应击 穿电压 （ＢＶ） ～２０ Ｖ，２１ ｍＱ·ｍｍ≈对应击 穿 电压 （ＢＶ） －４１ Ｖ。 关键字 ：ＬＤＭＯＳ；低导通态 电阻；完全隔 离型 中图分类号 ：ＴＮ４３２ 文献标识码 ：Ａ 文章编号 ：１６８１—１０７０ （２０１６）０７—００３９－０５
本文 所述 ０．１８ ｍ ＢＣＤ平 台 与 ０．１８ Ｉｘｍ 逻 辑 平 台兼容 ，可同时提 供应 用电压为 １０－３０Ｖ的高压器件 ， 平台 中的 ＮＬＤＭＯＳ为完全隔离 （ｆ ｕｌｌｙ ｉｓｏｌａｔｅｄ）型。该
ห้องสมุดไป่ตู้
收稿 日期 ：２０１６－３－４
． ３９ ．
第 １６卷第 ７期
电 子 与 封 装
平 台针 对 ＬＤＭＯＳ进行优 化 ，在 同等击 穿 电压 ）下 得到 更低 的导通 态电阻 。
２ 平 台简述及 器件结构
本文 介 绍 的 ０．１８ ｍ ＢＣＤ平 台是 基 于 ０．１８ ｍ 逻辑标准工 艺搭 建的 ，其低压部 分与 ０．１８ Ｉｘｍ ＣＭＯＳ 平台相兼容 ，高压部分 提供 １０－３０ Ｖ完全隔 离型低导 通态 电阻 （Ｌｏｗ Ｒｏ０ ＮＬＤＭＯＳ。完全隔离型 ＮＬＤＭＯＳ 的 Ｄｒａｉｎ端 和 Ｎ—ｅｐｉ之 间 是 隔 离 的 ，Ｄｒａｉｎ端 相 对 于 Ｎ—ｅｐｉ可独立加压 ，其相对于衬底甚至可为负偏压 。这 种结 构 对于 来 自 Ｄｒａｉｎ端 的 瞬 间 电流可 以 很好 地 隔 绝 ，也能很 好地 隔绝来 自衬 底 的噪音 ，因而更 适用 于 大 电流及高频开关 的器件应用 ，如移动 电源控制 。其 基本结构如 图 １所示 ，器件的 Ｄｒａｉｎ端和 Ｎ—ｅｐｉ之间有 Ｄｅｅｐ Ｐ—Ｗｅｌｌ作 隔 离 。 低 导 通 态 电 阻 （Ｌｏｗ Ｒｏ３ ＮＬＤＭＯＳ（图 １（ｂ））相 比于普通 ＮＬＤＭＯＳ（图 １（ａ））在 Ｄｒｉｆｔ区和 Ｂｏｄｙ区都有所不同 。
１ 引言
功率 集成 电路 （Ｐｏｗｅｒ ＩＣ）是 指 将功率 器件 、控 制 电路 、信号处理和 通信接 口电路等集成在 同一芯 片中 的特 殊集成 电路 。随着技术 的不断发展 ，功率集 成 电 路处 理 电流能 力越 来越 强 ，系统集成 度也越来越 高 ， 目前 已被广泛 应用 于通 信 与 网络 、计 算机 与消 费 电 子 、工业与汽车 电子等诸 多领域 。
近 年来 ，功 率集 成 电路应 用对 于 降低成 本 、缩 小 面积 和提高集成度 方面 的需求越 来越高 ［１一。因而不断
降低 ＬＤＭＯＳ的导 通 态 电阻 是我 们 努力 的一 个 主要方向。我们都知道 ＬＤＭＯＳ的击穿电压 ）和导 通 态 电阻 ｏｎ）之 间有 着很强的制约关 系 ，单 纯地通过 物 理尺 寸的变 化得到 低导通 态 电阻 的 同时击 穿 电压 （ ）也会 随之减小 。同理 ，提 高击穿 电压 （ＢＶ）的 同时导通态电阻 也会随之增大 ～。所以很多人都 致力于 用各种方 法来 突破 击穿 电压 ）和导 通态 电 阻 的极限关系【５］。