南邮数电-第10章习题答案
模拟电子技术第十章 习题答案
在图（b）所示电路中， 输出电压的表达式 UO＝UZ＋UREF＝（UZ＋1.25）V
在图（c）所示电路中， 输出电压的表达式
U O U REF
' R2 U Z R2
U REF ~ (U REF U Z )
第10章 直流电源习题课
第一部分：自测题
二、
（1）正常情况UO（AV）≈ 12V； （2）电容虚焊时UO（AV）≈ 9V ； （3）负载电阻开路时UO（AV）≈ 14V ； （4）一只整流管和滤波电容同时开路，UO（AV）≈ 4.5V 。
三、
U Z U BE2
R2 R3 UO R1 R2 R3
R2 R3 R3
10.18
解：在图（a）所示电路中， W7812的输出为UREF，基准 电压
U R2 R2 U REF R1 R2 R3 R4 R5 U R2 R3 R4上
U R2
R3 R4上 Uo R3 R4 R5
Uo
输出电压的表达式
R3 R4 R5 R3 R4 R5 U R2 U O U R2 R3 R4 R3
max
根据 I D
Z
U Imax U Z I L min R
负载电流的最小值
I L min U Imax U Z I DZ max 12.5mA R
南邮通达数字信号处理复习
第四种情况，h(n)奇对称、N为偶数，可设计高通、 带通滤波器，不能设计低通和带阻。
线性相位FIR滤波器的零点特性
• 线性相位滤波器的零点是互为倒数的共轭对
窗口设计法思路：
使单位脉冲响应序列 h(n) 逼近理想的单位脉冲响应 序列 hd(n) 。
1 hd (n) 2 设计步骤★ ：
j
2
( c /
3T )e j / 6
3 )/ 2
1 ec ( 1 j
z 1
c 2f cT 0.5
1 1.571 1.571 0.5541 z 1 H ( z) 1 1 2 T 1 0.2079z 1 0.1905z 0.2079z
A1 c , A2 c / A3 c /
3
s1 c ; 3e j / 6 , s2 c ( 1 j 3 ) / 2 ; 3e j / 6 , s3 c ( 1 j 3 ) / 2
Ai Ha ( s ) i 1 s si
2 c c tg T 2 2 T
H ( z ) Ha ( s )
2 1 z 1 s T 1 z 1
1 1 z 1 1 z 1 1 z 1 1 2 2 1 1 1 1 z 1 z 1 z
第十章作业解答
10.5 在图10.2.5（a）所示电路中，已知输出电压平均值UO（AV） ＝15V，负载电流平均值IL（AV）＝100mA。
（1）变压器副边电压有效值U2≈？ （2）设电网电压波动范围为±10％。在选择二极管的参数时， 其最大整流平均电流IF和最高反向电压UR的下限值约为多少？ 解：（1）输出电压平均值
图P10.15
采样电路：R1、R2、R3。 （2）电路应引入负反馈，集成运放的输入端上为“－”下为
“＋”。
（3）输出电压的表达式为
R1 ? R2 R2 ?
? R3 R3
?U Z
≤
UO ≤
R1
?
R2 R3
?
R3
?U Z
10.16电路如图P10.16所示，设
I
' I
?
I
' O
?
1.5，A 晶体管T的
UEB ? U，D
（1）输出电压的调节范围； （2）输入电压允许的范围； 解：（1）输出电压的调节范围
UO
?
(1 ?
R2 R1
)U REF
?
1.25～16.9V
（2）输入电压取值范围
图P10.17
U Imin ? U O max ? U12 min ? 20V U Imax ? U Omin ? U12 max ? 41.25V
南京邮电大学 操作系统 课后习题答案
《操作系统教程》南邮正式版
习题解答
第三章进程管理与调度习题
1、什么是多道程序设计？多道程序设计利用了系统与外围设备的并行工作能力，从而提高工作效率，具体表现在哪些方面？
答：
让多个计算问题同时装入一个计算机系统的主存储器并行执行，这种设计技术称“ 多道程序设计”，这种计算机系统称“多道程序设计系统” 或简称“多道系统”。在多道程序设计的系统中，主存储器中同时存放了多个作业的程序。为避免相互干扰，必须提供必要的手段使得在主存储器中的各道程序只能访问自己的区域。
提高工作效率，具体表现在：
∙提高了处理器的利用率；
∙充分利用外围设备资源：计算机系统配置多种外围设备，采用多道程序设计并行工作时，可以将使用不同设备的程序搭配在一起同时装入主存储器，使得系统中各外围设备经常处于忙碌状态，系统资源被充分利用；
∙发挥了处理器与外围设备以及外围设备之间的并行工作能力；
从总体上说，采用多道程序设计技术后，可以有效地提高系统中资源的利用率，增加单位时间内的算题量，从而提高了吞吐率。
2、请描述进程的定义和属性。
答：
进程是具有独立功能的程序关于某个数据集合上的一次运行活动，是系统进行资源分配、调度和保护的独立单位。
进程的属性有：结构性•共享性•动态性•独立性•制约性•并发性
3、请描述进程与程序的区别及关系。
答：
程序是静止的，进程是动态的。进程包括程序和程序处理的对象（数据集），进程能得到程序处理的结果。进程和程序并非一一对应的，一个程序运行在不同的数据集上就构成了不同的进程。通常把进程分为“系统进程”和“用户进程”两大类，把完成操作系统功能的进程称为系统进程，而完成用户功能的进程则称为用户进程。
电路分析第十章习题解答
当 R1C1 = R2C2 时
U& 2 U& 1
=1 1 + R1
R2
该网络函数为实数，相移为 0，不随频率变化。
11.当ω=5000 rad/s 时，R、L、C 串联电路发生谐振。已知：R=5Ω，L=400 mH，端电压 U=1V。
求电容 C 及电路中电流和各元件电压的瞬时表达式。
解：
R ， L ， C 串联电路谐振时
102 + 1
101
101
ω = 10 rad s 时
H ( j) = ( 11 )2 + ( 9 )2 = 0.1407 101 101
H ( j10) = (10 j + 1) (10 j + 10) = (1 + 10 j)(10 −10 j) 102 + 102
= 10 + 100 + 90 j = 11 + 9 j
R2
+ U& 2
-
图题 10-10
1
解：
U& 2 U& 1
=
1 R2
+
jωC2
1
+
1
1 R1
+
jωC1
1 R2
+
jωC2
= 1+
第10章习题解答
第10章思考题及习题10参考答案
一、填空
1．对于电流输出型的D/A转换器，为了得到电压输出，应使用。
答：I/V转换电路
2．使用双缓冲同步方式的D/A转换器，可实现多路模拟信号的输出。
答：同步
3．一个8位A/D转换器的分辨率是，若基准电压为5V,该A/D转换器能分辨的最小的电压变化为。
答：1/28，20Mv
4．若单片机发送给8位D/A转换器0832的数字量为65H，基准电压为5V,则D/A转换器的输出电压为。
答：1.973V
5．若A/D转换器00809的基准电压为5V,输入的模拟信号为2.5V时，A/D转换后的数字量是。
答：80H
二、判断对错
1．“转换速度”这一指标仅适用于A/D转换器，D/A转换器不用考虑“转换速度”问题。错2．ADC0809可以利用“转换结束”信号EOC向AT89S52单片机发出中断请求。对
3．输出模拟量的最小变化量称为A/D转换器的分辨率。错
4．对于周期性的干扰电压，可使用双积分型A/D转换器，并选择合适的积分元件，可以将该周期性的干扰电压带来的转换误差消除。对
三、单选
1．在【例10-5】中的应用程序中，第2条与第4条指令：
MOV DPTR,#7FF8H
MOVX @DPTR,A
的作用是。
A. 使单片机的WR信号有效
B. 使ADC0809的片选信号有效
C. 发送ADC当前的转换通道号并启动A/D转换
D.将A中的数据写入0809
答：C
2．对于图10-20，如果P2.7改为 P2.3，且A/D转换的通道号选为IN3，则DPTR的值为。
A. FBF3H
B. FBFCH
C. 7BFCH
电路与电子基础教程第十章答案
习题十
10-1 在数字系统中，为什么要采用二进制？如何用二—十进制表示十进制数？
答：在数字系统中采用二进制数有许多优点，其主要优点有：①对元件参数的要求较低；②不仅具备算术运算功能，而且具备逻辑运算功能；③抗干扰能力强、精度高；④便于长期保存信息；⑤安全、可靠；⑥通用性强。
通过二进制的编码来表示十进制数，这种编码称为BCD 码，BCD 的编码方式有很多种，最容易理解、最直观的编码是“8421”码，这是一种有权码，常用的BCD 有权码还有“2421码等，除此之外，在BCD 码中还有无权码。如格雷码、余3码等。 10-2 什么叫编码？用二进制编码与二进制数有何区别？
答：由于数字系统中用0、1两个数表示所有的信息，对于数字信息可以直接用二进制数表示，但是对于一些图形、符号、文字等信息，要用0、1来表示，就必须按照0、1的一定规则组合来代表。这种按照一定规则组合的代码，并赋予一定含义就称为编码。
二进制编码赋予了不同的含义（或代表图形、符号、文字、颜色等），而二进制数就是一个具体的数值，它代表了数值的大小和正负。 10-3 将下列二进制数转换成十进制数：
① 11000101 ② 10100110.1001 ③ 111111 ④110011001100
解：①(11000101)B =(27+26+22+1)D =(128+64+4+1)D =(197)D
②(10100110.1001)B =(27+25+22+21+2-1+2-4)D =(166.5625)D ③(111111)B =(26-1)D =(63)D
南京邮电大学操作技巧系统课后习题集标准答案
《操作系统教程》南邮正式版
习题解答
第三章进程管理与调度习题
1、什么是多道程序设计？多道程序设计利用了系统与外围设备的并行工作能力，从而提高工作效率，具体表现在哪些方面？
答：
让多个计算问题同时装入一个计算机系统的主存储器并行执行，这种设计技术称“ 多道程序设计”，这种计算机系统称“多道程序设计系统” 或简称“多道系统”。在多道程序设计的系统中，主存储器中同时存放了多个作业的程序。为避免相互干扰，必须提供必要的手段使得在主存储器中的各道程序只能访问自己的区域。
提高工作效率，具体表现在：
•提高了处理器的利用率；
•充分利用外围设备资源：计算机系统配置多种外围设备，采用多道程序设计并行工作时，可以将使用不同设备的程序搭配在一起同时装入主存储器，使得系统中各外围设备经常处于忙碌状态，系统资源被充分利用；
•发挥了处理器与外围设备以及外围设备之间的并行工作能力；
从总体上说，采用多道程序设计技术后，可以有效地提高系统中资源的利用率，增加单位时间内的算题量，从而提高了吞吐率。
2、请描述进程的定义和属性。
答：
进程是具有独立功能的程序关于某个数据集合上的一次运行活动，是系统进行资源分配、调度和保护的独立单位。
进程的属性有：结构性•共享性•动态性•独立性•制约性•并发性
3、请描述进程与程序的区别及关系。
答：
程序是静止的，进程是动态的。进程包括程序和程序处理的对象（数据集），进程能得到程序处理的结果。进程和程序并非一一对应的，一个程序运行在不同的数据集上就构成了不同的进程。通常把进程分为“系统进程”和“用户进程”两大类，把完成操作系统功能的进程称为系统进程，而完成用户功能的进程则称为用户进程。
数字电子技术第10章自测练习及习题解答
自测练习
1．获得矩形脉冲的方法通常有两种：一种是（）；另一种是（）。
2．触发器有（）个稳定状态，分别是（）和（）。
3．单稳态触发器有（）个稳定状态。
4．多谐振荡器有（）个稳定状态。
1．用脉冲产生电路直接产生；对已有的信号进行整形产生。
2．2，0，1
3．1
4．0
自测练习
1．多谐振荡器（）（需要，不需要）外加触发脉冲的作用。
2．利用门电路的传输延迟时间，将（）（奇数，偶数，任意）个非门首尾相接就构成一个简单的多谐振荡器。
3．多谐振荡器的两个暂稳态之间的转换是通过（）来实现的。
f）决定。4．石英晶体振荡器的振荡频率由（）（R，C，晶体本身的谐振频率
s
5．石英晶体振荡器的两个优点是（）和（）。
1．不需要
2．奇数
3．R、C的充放电。
f。
4．晶体本身的谐振频率
s
5．频率精确，稳定性好。
自测练习
1．单稳态触发器有（）个稳定状态和（）个暂稳态。
2．单稳态触发器（需要，不需要）外加触发脉冲的作用。
3．单稳态触发器的暂稳态持续时间取决于（），而与外触发信号的宽度无关。4．为了使单稳态触发器电路正常工作，对外加触发脉冲的宽度要求是（）。
5．74LS121是（）（可重复触发，不可重复触发）单稳态触发器，74LS123是（）（可重复触发，不可重复触发）单稳态触发器。
6．使用74LS121构成单稳态触发器电路时，外接电容C ext接在（）脚和（）脚之间，外接电阻R ext接在（）脚和（）脚之间。它的输出脉宽为（）。
7．使用74LS121构成单稳态触发器电路时，若要求外加触发脉冲为上升沿触发，则该触发脉冲应输入到（）（3、4、5）脚。
南邮模拟电子第10章 可编程模拟器件与电子电路仿真软件习题答案
习题
1. 用ispPAC10器件，分别构成电压放大倍数为6和86的放大器。
解：如果需要的电压放大倍数绝对值小于10，则只需要利用1个仪表用放大器。将仪
表用放大器IA1的增益设置为6，而IA2的增益设置为1且没有输入信号，输出放大器OA1的反馈电阻闭合。如图题10.1′（a ）所示。
如果需要的电压放大倍数绝对值大于20，一般至少需要利用3个仪表用放大器，这可通过编程把PAC 块级联来实现。如图题10.1′（b ）所示，图中，IA1，IA2，OA1属于PAC 块1，而IA3，IA4，OA2属于PAC 块1，则O1i 8U U =，O O1i i 10686U U U U =+=。
U i
（a ）
U i
（b ） 图题10.1′
2. 用ispPAC10器件，设计一个求和电路，实现运算关系式u o =5u i1-3 u i2。
解：需要利用2个仪表用放大器，分别输入信号u i1和 u i2。将仪表用放大器IA1的增益设置为5，而IA2的增益设置为-3，输出放大器OA1的反馈电阻闭合。如图题10.2′所示。
U i1
U i2
图题10.2′
3. 用ispPAC20器件设计一个电源电压监控电路，被监控电压U I 为10V±10％，当电压超
出范围时输出报警信号。
解：根据监控要求可知，U I 的正常范围为9V ～11V ，当电压超出范围时输出报警信号。由此，可确定电源电压监控电路应由信号输入、比较基准电压和窗口比较器三部分构成。
（1）信号输入部分设计。因输入信号已超出ispPAC20的线性工作范围，故应先对其分压。将输入信号的标准值10.0V 分压至与片内共模电压参考基准源2.5V 相同，然后接至IN3的正端。IN3的负端连接V REFOUT （2.5V ）。将IN3与IA3相连，则U I 正常时，IA3输入的差模电压为-0.25V ～0.25V 。为提高灵敏度，将IA3的增益设置为5，则U I 正常时，OA2的输出端OUT2的电压范围为-1.25～1.25V ，即I
南邮数电-习题答案
10.1 PLD器件有哪几种分类方法？按不同的方法划分PLD器件分别有哪几种类型？
PLD器件通常有两种分类方法：按集成度分类和按编程方法分类。按集成度分类，PLD 器件可分为低密度可编程逻辑器件（LDPLD）和高密度可编程逻辑器件（HDPLD）两种。具体分类如下：
PLD LDPLD
HDPLD
PROM
PLA
PAL
GAL
CPLD
FPGA
按编程方法分类，PLD器件可分为一次性编程的可编程逻辑器件、紫外线可擦除的可编程逻辑器件、电可擦除的可编程逻辑器件和采用SRAM结构的可编程逻辑器件四种。
10.2 PLA、PAL、GAL和FPGA等主要PLD器件的基本结构是什么？
PLA的与阵列、或阵列都可编程；PAL的与阵列可编程、或阵列固定、输出结构固定；GAL的与阵列可编程、或阵列固定、输出结构可由用户编程定义；FPGA由CLB、IR、IOB 和SRAM构成。逻辑功能块（CLB）排列成阵列结构，通过可编程的内部互连资源（IR）连接这些逻辑功能块，从而实现一定的逻辑功能，分布在芯片四周的可编程I/O模块（IOB）提供内部逻辑电路与芯片外部引出脚之间的编程接口，呈阵列分布的静态存储器（SRAM）存放所有编程数据。
10.3 PAL器件的输出与反馈结构有哪几种？各有什么特点？
PAL器件的输出与反馈结构有以下几种：
（1）专用输出结构：输出端为一个或门或者或非门或者互补输出结构。
（2）可编程输入/输出结构：输出端具有输出三态缓冲器和输出反馈的特点。
（3）寄存器输出结构：输出端具有输出三态缓冲器和D触发器，且D触发器的Q端
文档：习题与思考题解答(10)
题库与思考题解答（第10章）
１．光栅传感器的基本原理是什么？莫尔条纹是如何形成的？有何特点？
解：光栅传感器是根据莫尔条纹原理制成的。光栅传感器由光源、透镜、光栅副、光电元件四大部分组成。光栅副由主光栅和指示光栅两部分组成，是光栅传感器的主要部分，整个测量装置的精度主要由主光栅的精度来决定。主光栅又叫标尺光栅，是测量的基准。主光栅比指示光栅长，但两者刻有同样栅距的栅线。在光栅测量系统中测量线位移时，主光栅往往固定在机床床身上不动，而指示光栅随拖板一起移动。测量角位移时，指示光栅一般固定不动，主光栅随机床的主轴转动。光栅安装时两块光栅互相重叠并错开一个小角度θ，便可获得莫尔条纹。
２．为什么光栅传感器具有较高的测量精度？
解：莫尔条纹的宽度由光栅常数W和两光栅的夹角θ决定。当光栅常数W 一定时，莫尔条纹的宽度B 仅由夹角θ决定。实际应用中，θ角的取值范围很小。由于θ很小，所以当主光栅相对于指示光栅移动一个很小的距离x=W 时，可以得到一个很大的莫尔条纹移动量B。我们可以通过改变θ角来选择莫尔条纹的间距。因此，光栅传感器被广泛应用于高精度的位置检测。
３．在精密机床上使用刻线为5400条／圆周光栅作长度检测时，其检测精度为0.01ｍｍ，问该车床丝杠的螺距为多少？
解：设车床丝杠的螺距为d ，光栅尺的精度为0.01ｍｍ，因此有：
d=⨯=
54000.0154mm
４．说明动态磁头与静态磁头的区别。
解：磁头的主要作用是把磁栅上的磁信号检测出来并转换成电信号。磁头分静态磁头和动态磁头两种。静态磁头又称为磁通响应式磁头。静态磁头采用铁镍合金片叠成的有效截面不等的多间隙铁心，其上分别绕制两个绕组，一个是励磁绕组，另一个是拾磁绕组，从而构成一个带有可饱和铁心的磁性调制器。动态磁头又称为速度响应式磁头，它只有一组输出绕组，只有当磁头与磁栅之间有相对运动时，才有信号输出。
10章习题答案(可编辑修改word版)
D 1
R 4 A 1 v o1
R w
+
A 2
R 2
D 2
+
v o2
D Z
± V Z = ±6V
R 5
R 1
10 信号产生电路
自我检测题
一．选择和填空
１. 设放大倍数为 A
，反馈系数为 F 。正弦波产生自激振荡的条件是 A F = 1，负反馈放大电路产生自激振荡的条件是 A
F = -1 。 ２.正弦波的主要组成部分是 基本放大电路 、 正反馈网络 、 选频网络 和 稳幅环
节 。
３.现有放大电路和选频网络如下，选择正确的答案填空。 A. 共射放大电路 B. 共集放大电路 C. 共基放大电路 D. 同相比例运算电路 E. RC 串并联网络 F. LC 并联网络
G. 石英晶体
（1） 制作频率为 20Hz~20kHz 的音频信号产生电路，应选用 D 作为基本放大电路、E
作为选频网络。
（2） 制作频率为 2MHz~20MHz 的接收机的本机振荡器，应选用 A 或 C 基本放大电路、 F 作为选频网络。
（3） 产生频率为 800MHz~900MHz 的高频载波信号，应选用 C 作为基本放大电路、
F 作为选频网络。 （4） 制作频率为 20Hz 且非常稳定的测试用信号源，应选用 C 作为基本放大电路、
G 作为选频网络。
4．图选择题 4 所示电路中，已知的滑动端位于中点。当 R 1 增大时， v o1 的占空比将
B ，振荡频率将
C ， v o2 的幅值将 A ；当 R 2 增大时， v o1 的占空比将 B ，振荡频率将
A ， v o2 的幅值将 C ；当V Z 增大时， v o1 的占空比将
B ，振荡频率将 B ， v o2 的幅值
《电工电子技术》习题第10章习题课
0 1 2 3 4 5 6 7 8
（2)波形图：
Q0
0 1 0 1 0 1 0 1 0
Q2
0 0 0 0 1 1 1 1 0
Q1
0 0 1 1 0 0 1 1 0
CP Q0 Q1
Q2
（3）同步二进制加法计数器
10-9 设图中各触发器的初始状态为0。 （1）试填写图示计数器的状态转换表。 （2）试画出在计数脉冲作用下各触发器Q的波形。 （3）指出该图的逻辑功能。
第10章
习题
10-1 由与非门构成的基本RS触发器，SD 和RD的波形 如图所示。试画出触发器Q的波形。设触发器的初始 状态为0。 Q
Q
Q
Q SD
SD
t
RD
&
RD
&
SD
RD
t
负脉冲触发
Q
t
RD
1 0 1 0
SD
1 1 0 0
Q
保持原状态
0
1
0信号后状态不定
10-2 图10.37为JK触发器（下降沿触发的边沿触发器）的 CP, SD , RD, J, K的波形，试画出触发器Q的波形。设触 发器的初始状态为0。
Q0
D <
计数脉冲
<
Q0
（1）工作波形图为：
CP Q0 Q1
第10章习题答案
第10章习题答案
习题10
1.(1)图G 的度数列为2、2、3、3、4，则G 的边数是多少
(2)3、3、2、3和5、2、3、1、4能成为图的度数列吗为什么
(3)图G 有12条边，度数为3的结点有6个，其余结点的度数均⼩于3，问图G 中⾄多有⼏个结点为什么
解 (1)设G 有m 条边，由握⼿定理得2m ＝∑∈V
v v d )(＝2＋2＋3＋3＋4＝14，所以G 的边数7条。
(2)由于这两个序列中有奇数个是奇数，由握⼿定理的推论知，它们都不能成为图的度数列。 (3) 由握⼿定理得∑∈V
v v d )(＝2m ＝24，度数为3的结点有6个占去18度，还有6度由其它结点占有，
其余结点的度数可为0、1、2，当均为2时所⽤结点数最少，所以应由3个结点占有这6度，即图G 中⾄多有9个结点。
2.若有n 个⼈，每个⼈恰有3个朋友，则n 必为偶数。
证明设1v 、2v 、…、n v 表⽰任给的n 个⼈，以1v 、2v 、…、n v 为结点，当且仅当两⼈为朋友时其对应的结点之间连⼀条边，这样得到⼀个简单图G 。由握⼿定理知
∑=n
k k
v d 1)(＝3n 必为偶数，从⽽n 必为偶数。
3.判断下列各⾮负整数列哪些是可图化的哪些是可简单图化的 (1)(1，1，1，2，3)。 (2)(2，2，2，2，2)。 (3)(3，3，3，3)。
(4)(1，2，3，4，5)。 (5)(1，3，3，3)。
解由于⾮负整数列d ＝(d 1，d 2，…，d n )是可图化的当且仅当∑=n
i i d 1≡0(mod 2)，所以(1)、(2)、
(完整版)数电1-10章自测题及答案(2)
第一章绪论
一、填空题
1、根据集成度的不同，数字集成电路分位以下四类：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。
2、二进制数是以2为基数的计数体制，十六体制数是以16为基数的计数体制。
3、二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。
4、十进制数转换为二进制数的方法是：整数部分用除2取余法，小数部分用乘2取整法，十进制数23.75对应的二进制数为10111.11。
5、二进制数转换为十进制数的方法是各位加权系数之和，二进制数10110011对应的十进制数为179。
6、用8421BCD码表示十进制时，则每位十进制数可用四位二进制代码表示，其位权值从高位到低位依次为8、4、2、1。
7、十进制数25的二进制数是11001，其对应的8421BCD码是00100101。
8、负数补码和反码的关系式是：补码=反码+1。
9、二进制数+1100101的原码为01100101，反码为01100101，补码为01100101。-1100101的原码为11100101，反码为10011010，补码为10011011。
10、负数-35的二进制数是-100011，反码是1011100，补码是1011101。
二、判断题
1、二进制数有0~9是个数码，进位关系为逢十进一。（）
2、格雷码为无权码，8421BCD码为有权码。（√）
3、一个n位的二进制数，最高位的权值是2^n+1。（√）
4、十进制数证书转换为二进制数的方法是采用“除2取余法”。（√）
5、二进制数转换为十进制数的方法是各位加权系之和。（√）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10.1 PLD器件有哪几种分类方法？按不同的方法划分PLD器件分别有哪几种类型？
PLD器件通常有两种分类方法：按集成度分类和按编程方法分类。按集成度分类，PLD 器件可分为低密度可编程逻辑器件（LDPLD）和高密度可编程逻辑器件（HDPLD）两种。具体分类如下：
PLD LDPLD
HDPLD
PROM
PLA
PAL
GAL
CPLD
FPGA
按编程方法分类，PLD器件可分为一次性编程的可编程逻辑器件、紫外线可擦除的可编程逻辑器件、电可擦除的可编程逻辑器件和采用SRAM结构的可编程逻辑器件四种。
10.2 PLA、PAL、GAL和FPGA等主要PLD器件的基本结构是什么？
PLA的与阵列、或阵列都可编程；PAL的与阵列可编程、或阵列固定、输出结构固定；GAL的与阵列可编程、或阵列固定、输出结构可由用户编程定义；FPGA由CLB、IR、IOB 和SRAM构成。逻辑功能块（CLB）排列成阵列结构，通过可编程的内部互连资源（IR）连接这些逻辑功能块，从而实现一定的逻辑功能，分布在芯片四周的可编程I/O模块（IOB）提供内部逻辑电路与芯片外部引出脚之间的编程接口，呈阵列分布的静态存储器（SRAM）存放所有编程数据。
10.3 PAL器件的输出与反馈结构有哪几种？各有什么特点？
PAL器件的输出与反馈结构有以下几种：
（1）专用输出结构：输出端为一个或门或者或非门或者互补输出结构。
（2）可编程输入/输出结构：输出端具有输出三态缓冲器和输出反馈的特点。
（3）寄存器输出结构：输出端具有输出三态缓冲器和D触发器，且D触发器的Q端
又反馈至与阵列。
（4）异或输出结构：与寄存器输出结构类似，只是在或阵列的输出端又增加了异或门。
10.4 试分析图P10.4给出的用PAL16R4构成的时序逻辑电路的逻辑功能。要求写出电路的激励方程、状态方程、输出方程，并画出电路的状态转移图。工作时，11脚接低电平。图中画“×”的与门表示编程时没有利用，由于未编程时这些与门的所有输入端均有熔丝与列线相连，所以它们的输出恒为0。为简化作图，所有输入端交叉点上的“×”不再画，而改用与门符号里面的“×”代替。（提示：R为同步清0控制端，C为进位信号输出端）该时序逻辑电路由4个D触发器和若干门电路构成，设17、16、15、14引脚对应的D
触发器的输出分别用0123Q Q Q Q 、、、表示，电路的激励方程如下：
01203133Q Q Q Q Q Q Q R D +++= 01312022Q Q Q Q Q Q Q R D +++= 023023011Q Q Q Q Q Q Q Q R D +++=
输出方程为：
0123Q Q Q Q C =， 33Q Y =，22Q Y =，11Q Y =，00Q Y =
状态方程为：
012031333Q Q Q Q Q Q Q R D Q +++== 013120222Q Q Q Q Q Q Q R D Q +++== 023*******Q Q Q Q Q Q Q Q R D Q +++==
=0Q 1231231231230Q Q Q Q Q Q Q Q Q Q Q Q R D ++++=
电路的状态转移图如下：
Q 3Q 2Q 1Q 0 / Y 3Y 2Y 1Y 0 C 1110
1100 1101
1001
0111
0110
1010
1000
0001
0000
0010
0011
0100 1111
1011 0101
/0000 1
/0001 1
/0011 1
/0010 1
/0110 1
/0111 1
/0101 1
/0100 1
/1100 1
/1101 1
/1111 1
/1110 1 /1010 1
/1011 1 /1001 1 /1000 0
电路的逻辑功能：
输出为循环码的模16加法计数器，R 为同步清0控制端，1有效，C 为进位信号输出端，为0时，表示计数器处于最大值。
10.5 GAL 和PAL 有哪些异同之处？各有哪些突出特点？
GAL 和PAL 相同之处：基本结构都是与阵列可编程，或阵列固定的PLD 。 相异之处：PAL 的输出结构固定，而GAL 的输出结构可由用户编程确定；相当一部分的PAL 器件采用熔断丝工艺，而GAL 器件采用EECMOS 工艺。
625978014.doc
突出特点：用PAL器件设计电路时，不同的应用场合，应选用不同型号的PAL器件，且相当一部分的PAL器件为一次性编程。同一型号的GAL器件可应用于不同的设计场合，且可多次编程。
10.6 GAL16V8的OLMC有哪几种具体配置？
在SYN、AC0、AC1（n）的控制下，OLMC可配置成5种不同的工作模式：
（1）SYN=1，AC0=0，AC1（n）=1时，为专用输入模式；
（2）SYN=1，AC0=0，AC1（n）=0时，为专用组合输出模式；
（3）SYN=1，AC0=1，AC1（n）=1时，为反馈组合输出模式；
（4）SYN=0，AC0=1，AC1（n）=1时，为时序电路中的组合输出模式；
（5）SYN=0，AC0=1，AC1（n）=0时，为寄存器输出模式；
10.7 ispGAL16Z8在结构上与GAL16V8相比有哪些异同之处？
ispGAL16Z8除了包含有GAL16V8的结构外，比GAL16V8增加了4条引线：数据时钟DCLK，串行数据输入SDI，串行数据输出SDO及方式控制MODE；增加了与编程有关的附加控制逻辑和移位寄存器。
10.8 GAL16V8的电子标签有什么作用？它最多由几个字符组成？加密后电子标签还能否读出？
电子标签起到标识作用，可供用户存放各种备查的信息，如器件的编号、电路的名称、编程日期、编程次数等。电子标签最多可由8个字节的任意字符组成。它不受加密位的控制，随时都可访问读出。
10.9 GAL16V8用作时序逻辑设计时，其时钟和输出使能信号怎样加入？输出使能信号是高电平有效还是低电平有效？
GAL16V8用作时序逻辑设计时，1脚接时钟信号CLK，11脚接输出使能信号OE，OE为低电平有效。
10.10 GAL16V8每个输出最多可有多少个乘积项？如要求用GAL16V8来实现包含9个乘积项的函数F=PT1+ PT2+ PT3+ PT4+ PT5+ PT6+ PT7+ PT8+ PT9，怎么办？
GAL16V8每个输出最多可有8个乘积项。令F1= PT1+ PT2+ PT3+ PT4+ PT5+ PT6+ PT7，用2个OLMC来实现函数F（此时GAL16V8的OLMC工作在反馈组合输出模式，最多能实现7个乘积项相加），一个OLMC实现7个乘积项相加（即函数F1），从相应的芯片引脚输出并反馈到与阵列，使F1作为一个输入项，另一个OLMC实现F1和PT8、PT9相加，从相应的芯片引脚输出，从而实现函数F。
第 3 页共5 页