D触发器ppt课件
D触发器教程PPT课件
一、边沿触发器功能分类
1. JK 型触发器
定义 在CP作用下，J、K取值不同时， 具有保持、置0、
置1、翻转功能的电路，都叫做JK型时钟触发器。
符号
特性表
特性方程
Q
Q
1J C1 IK
J K Q n+1 功能 0 0 Q n 保持
0 1 0 置0
Qn1JQnKQn
CP下降沿 时刻有效
J CP K
1 0 1 置1
概述
一、基本要求 1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态
1. 现态： Q n 触发器接收输入信号之前的状态。 2. 次态： Q n 1 触发器接收输入信号之后的状态。
三、分类 1. 按电路结构和工作特点：基本、同步、边沿。
2. 按逻辑功能分：RS、JK、D 和 T(T )。
若高电平同时撤消，则状态不定。
Q
G1 >1
Q 波S
>1 G2
形 图
R
Q
R
S
Q
三、特性表和特性方程
四、基本 RS 触发器主
R S Q n+1
要特点
0 0 Q n 保持 1. 优点：结构简单，
0 1 1 置 1 具有置 0、置 1、保持功能。
1 0 0 置0 1 1 不用 不许 Q n+1= S + RQ n
1 1 Q n 翻转
2. D 型触发器
定义 在CP作用下，D 取值不同时， 具有置0、置1 功能的电路，都叫做 D 型时钟触发器。
符号
Q
Q
1D C1
D CP
特性表
D Q n+1 功能
D触发器原理-D触发器电路图
边沿D 触发器:负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
电路结构: 该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
D触发器工作原理:SD 和RD 接至基本RS 触发器的输入端，分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下：1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
2.当CP由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D，Q4=Q6=D。
由基本RS触发器的逻辑功能可知，Q=D。
3.触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。
数字电子技术基础第六章触发器PPT课件
出触发器的状态转换过程。
典型应用案例分析
分频器
利用D触发器的存储功能，可以实现分频器电路。通过合理设置反馈网络，可以将输入信 号的频率降低到所需的分频系数。
序列信号发生器
通过级联多个D触发器，并设置不同的反馈网络，可以实现序列信号发生器。该电路可以 产生一系列具有特定时序关系的脉冲信号。
01
02
03
04
基本RS触发器
由两个与非门交叉耦合构成， 具有置0、置1和保持功能。
同步RS触发器
在基本RS触发器的基础上，引 入时钟信号CP，实现触发器的
同步翻转。
触发器的输入端
R（置0端）、S（置1端）和 CP（时钟信号输入端）。
触发器的输出端
Q和Q'（互补输出端）。
工作原理及逻辑功能
工作原理
序列信号发生器设计原理及实现方法
序列信号发生器定义
序列信号发生器是一种能够产生特定序列信号的电子器件， 具有信号发生、信号转换等功能。
序列信号发生器设计原理
利用触发器的状态转换特性和适当的逻辑电路，实现特定 序列信号的生成和输出。
序列信号发生器实现方法
采用移位寄存器或计数器等作为核心器件，通过适当的逻 辑电路实现序列信号的生成、转换和输出等操作。同时， 需要考虑信号的稳定性和可靠性等因素。
的使能状态。
工作原理及逻辑功能
工作原理
在CP上升沿到来时，触发器将输 入端D的电平状态存储到输出端 Q，并保持到下一个CP上升沿到
来之前。
逻辑功能
D触发器的逻辑功能可以用特性 方程来描述，即Q(n+1)=D。其 中，Q(n+1)表示下一个CP上升 沿到来时的输出状态，D表示输
数字电子技术基础(第五版)第五章触发器PPT课件
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
第4章D触发器
精选版课件ppt
8
第 4 章 触发器
1
2
3
CP “0”
D “1”
Q “0”
图 4.15 维持阻塞D触发器的波形图
精选版课件ppt
9
第 4 章 触发器
3. 集成D触发器
74LS74为双上升沿D触发器 管脚排列如图4.16所示
CP为时钟输入端; D为数据输入端;
Q，Q 为互补输出端;
S D 为直接置位端, 低电平有效;
逻辑图、逻辑符号、状态表如图4.13
特性方程为 Qn1 D
(与同步RS触发器比较：S=D, R D
)
CP=0时，D输入数据被封锁，触发器状态保持不变。
CP=1时，D=0，Qn+1=0，触发器被置0；D=1，Qn+1=1，触发器被置1。
精选版课件ppt
1
第 4 章 触发器
D
G4 & Q4
G2
&
Q
维持阻塞触发器是利用触发器翻转时内部产 生的反馈信号使触发器翻转后的状态Qn+1得以维 持，并阻止其向下一个状态转换（即空翻）而实 现克服空翻和振荡。D触发器又称D锁存器，是专 门用来存放数据。
精选版课件ppt
4
第 4 章 触发器
1. 电路组成
维阻D触发器的电路组成如图4.14所示。
Q
Q
& G1
& G2
Qn+1=Qn，保持不变。
➢ (1) 设D=1， 则A= R D=0，B= A S =1。
① CP↑到来，CP=1，S= B CP=0, R= S ACP
=1，
据基本RS触发器功能知, Qn+1=1=D
D触发器 ppt课件
0
1
1
1
0
0
0
0
1
1
1
0
0
1
1
1
（4）特性方程
（5）状态转换图
Qn+1=D
D=0
0
D=1
1
D=1
D=0
2021/3/26
D触发器 ppt课件
2
1. 维持阻塞型电路结构和逻辑符号
清
零
RD
端 10
D
&
G5
基本RS触发器
CP
1 G1
&
1&
1 G3
01
Q
01
预
置
SD
端
& G6
& G4
1 1
&
1 G2
逻辑图
2021/3/26
D触发器 ppt课件
8
1 G1 &
Q
&
Q
1
G2
Q5 D
Q6 D
Qn+1=Qn
2021/3/26
D触发器 ppt课件
4
维持阻塞型D触发器
CP由0变1
Qn1 D Qn1 D
RD
CP
SD=RD =1
G1
& Q5 D
&& Q3
&
QD Leabharlann 5DG3D
G6
& Q6 D
G4
&& D
&
D
Q
Q4
G2
SD
在CP脉冲的上升沿到来时触发器的状态改变，并与D端信号相同
D触发器原理-D触发器电路图
边沿D 触发器:负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号.这样,输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持—阻塞边沿D触发器。
电路结构: 该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
D触发器工作原理：SD 和RD 接至基本RS 触发器的输入端，分别是预置和清零端,低电平有效。
当SD=0且RD=1时，不论输入端D为何种状态，都会使Q=1,Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平,不影响电路的工作。
工作过程如下：1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
2.当CP由0变1时触发器翻转.这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D，Q4=Q6=D。
由基本RS触发器的逻辑功能可知，Q=D。
3。
触发器翻转后,在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径;该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁.Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线;Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
总之,该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁，三步都是在正跳沿后完成，所以有边沿触发器之称。
D触发器
（5）状态转换图
Qn+1=D
D=1
D=0
0
1
D=1
D=0
2
1. 维持阻塞型电路结构和逻辑符号
清
零
RD
端 10
D
&
G5
基本RS触发器
CP
&
G3
1 G1 1& 1
01
Q
01
预
置
SD
端
& G6
& G4
1 1& 1 G2
逻辑图
Q
10
SD、RD分别为直接置1和置0 信号，低电平有效。
SD
Q
D
＞ CP
RD
Q
逻辑符号
G1
&
D G5
&
&
Q
G3
& G6
SD
& G4
&
Q
G2
SD
Q
D
＞ CP
RD
Q
维持阻塞D触发器在CP脉冲的上升沿产生状态变化，属上升沿 触发方式。其次态取决于CP脉冲上升沿到达前瞬间D端的信号
8
维持阻塞型D触发器
D 触发器的逻辑功能表
D Qn Qn1
0
0
0
0
1
0
1
0
1
11
1
“1”
S
Q
D
D
CP
＞ CP
&
Q
D0
1
G3
0
G6
& Q6
SD
G4
1
& D1
&
《D触发器电路设计》PPT课件
2021/4/23
东南大学电工电子实验中心
4
本次实验内容
用74LS74设计一个模十计数器（即0~9循环显示）(必做) 设计广告流水灯（必做）（教材106页第3题） 触发器逻辑功能测试（选做）（教材105页第1题）
2021/4/23
东南大学电工电子实验中心
5
用74LS74设计一模十计数器 ——实验要求
验证电路的结果是否符合要求，发现和确定故障点的调试方
法。常用的调试步骤如下：
1、把经过消抖处理的手
动单次脉冲发生器输
出端连接到电路的时
钟脉冲输入端。 2、把输入端、时钟端、
输出端和一些关键节
点如各触发器的输出
端等接至发光二极管
或数码管上，连接时 注意输出信号高、低
可编程单脉 脉冲源冲
位20的21/4排/23列顺序。
CP Q RD
Q3
SD DQ
CP Q RD
2021/4/23
东南大学电工电子实验中心
8
设计广告流水灯 —实验要求
设计要求：共有8个灯,要求用74LS138及74LS74设计电路，始终 使灯为1暗7亮，且这一个暗灯循环右移。
1）连好电路
2）静态验证 触发器时钟脉冲接自单脉冲，观察每来一个单脉 冲，暗灯的移动情况
5、如各单元电路工作正常，则相互连接，进行整体调试，调 试方法和单元电路基本相同。
2021/4/23
东南大学电工电子实验中心
14
时序电路调试技巧—动态调试
动态调试是指电路的时钟输入端在某一规律时钟信号作用 下，借助示波器或逻辑分析仪观察各级工作波形，检查时序电 路是否按照预定的状态图（流程图）要求，在时钟脉冲及输入 信号作用下完成预定的状态转换及输出控制信号。
D触发器原理-D触发器电路图
边沿D 触发器:负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
电路结构: 该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
D触发器工作原理:SD 和RD 接至基本RS 触发器的输入端，分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下：1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
2.当CP由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D，Q4=Q6=D。
由基本RS触发器的逻辑功能可知，Q=D。
3.触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。
D触发器原理-D触发器电路图
边沿D 触发器:负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
电路结构: 该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
D触发器工作原理:SD 和RD 接至基本RS 触发器的输入端，分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下：1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
2.当CP由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D，Q4=Q6=D。
由基本RS触发器的逻辑功能可知，Q=D。
3.触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。
D触发器原理-D触发器电路图
边沿D 触发器: 之蔡仲巾千创作负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
电路结构: 该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
D触发器工作原理:SD 和RD 接至基本RS 触发器的输入端，分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不管输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下： 1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
2.当CP由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D，Q4=Q6=D。
由基本RS触发器的逻辑功能可知，Q=D。
3.触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即肯定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变成1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
D触发器
思考
课堂巩固
10’
例题讲解：已知CP、D的波形，求Q
讲解
掌握
课堂
练习
8’
已知电路，设各触发器的初态为0，画出在CP脉冲作用下Q端的波形。
提问
动手
练习
回答
课堂总结
4’
同步D触发器的结构、符号、特性表、特性方程、在实际生活中的应用。
口述
布置作业
1’
1、设D触发器的初始状态为0，CP、D信号如图题5.7所示，试画出触发器Q端的波形。
电子课时教案
课题
D触发器
第课时
课型
讲授
教学
目的
教育
掌握同步D触发器的逻辑结构、逻辑功能、逻辑方程
提高学生对电子的所学知识的综合运用能力
教学重点
1．同步D触发器的逻辑结构
2．同步D触发器的逻辑方程
教学难点
同步D触发器的功能分析
教学关键
同步D触发器的有效电平、与非门的含义
课前准备
※同学们已经初步学习了触发器的定义，基本RS触发器、同步RS触发器。
教学步骤
时间安排
教学内容
方法手段
教师
学生
组织教学
1’
师生问候
课前复习
5’
（1）触发器的两个基本性质是?
（2）根据逻辑功能的不同，触发器可分为
（3）同步RS触发器的状态为:
提问
回答
新Байду номын сангаас导入
1’
在我们学的同步RS触发器中，在R=S=1时，存在不定状态，这种不定状态在实际生活中是不允许出现的，为了避免出现这种情况，出现了D触发器。
口述
新课讲解
15’
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0. D触发器的逻辑功能描述CP QD来自SCPCP
S(R)D
1
R
Q Q
1
维持阻塞型D触发器
逻辑功能描述
（1） 真值表
2) 状态转换真值表
D Qn Qn1
Qn D Qn1
3) 激励表
Qn Qn1 D
00
0
01
0
10
1
11
1
00
0
01
1
10
0
11
1
0
0
0
0
1
1
10
0
11
1
（4）特性方程
R
Q
工作波形
CP D
Q
维持阻塞D触发器状态变化产生在时钟 脉冲的上升沿，其次态决定于该时刻前
瞬间输入信号D。
9
RD
CP
SD=RD =1
G1
& Q5 D
&& Q3
&
Q
D G5
D
G3
D
G6
& Q6 D
G4
&& D
&
D
Q
Q4
G2
SD
在CP脉冲的上升沿到来时触发器的状态改变，并与D端信号相同
5
维持阻塞型D触发器
CP=1
置0维持线
置1阻塞线
若Q3=0， Q4=1
RD
CP 1
SD=RD =1
&& Q5
D
1
G5
G1
& Q3
G1
&
D G5
&
&
Q
G3
& G6
SD
& G4
&
Q
G2
SD
Q
D
＞ CP
RD
Q
维持阻塞D触发器在CP脉冲的上升沿产生状态变化，属上升沿 触发方式。其次态取决于CP脉冲上升沿到达前瞬间D端的信号
8
维持阻塞型D触发器
D 触发器的逻辑功能表
D Qn Qn1
00
0
0
1
0
1
0
1
11
1
“1”
S
Q
D
D
CP
＞ CP
3
维持阻塞型D触发器
2. 工作原理 CP = 0
RD
&& Q5 D
D G5 G6
&& Q6 D
SD
CP = 0 期间D信号存于Q6
0 CP
&& Q3 1
G3
G4
&& 1
Q4
SD=RD =1
1 G1 &
Q
&
Q
1
G2
Q5 D
Q6 D
Qn+1=Qn
4
维持阻塞型D触发器
CP由0变1
Qn1 D Q n1 D
（5）状态转换图
Qn+1=D
D=1
D=0
0
1
D=1
D=0
2
1. 维持阻塞型电路结构和逻辑符号
清
零
RD
端 10
D
&
G5
基本RS触发器
CP
&
G3
1 G1 1& 1
01
Q
01
预
置
SD
端
& G6
& G4
1 1& 1 G2
逻辑图
Q
10
SD、RD分别为直接置1和置0 信号，低电平有效。
SD
Q
D
＞ CP
RD
Q
逻辑符号
&
Q
D0
1
G3
0
G6
& Q6
SD
G4
1
& D1
&
0
Q
Q4
G2
6
维持阻塞型D触发器
RD
& Q5
D G5 G6
&& Q6 1
SD
CP=1 若Q3=1， Q4=0
CP 1
1 && Q3
D1
G3
SD=RD =1
G1
&
Q
0
G4
&
D0
&
1
Q
Q4
G2
置1维持线
置0阻塞线
7
维持阻塞型D触发器
3. 触发方式
CP
RD