第4章_组合逻辑电路(09修)

' ' ' ' ' ' ' ' ' ' Y2 = I7 I 6 I 5 I 4 I '3 I '2 I 1 I 0 + I7 I 6 I 5 I 4 I '3 I '2 I 1 I 0 ' ' ' ' ' ' ' ' ' ' + I7 I 6 I 5 I 4 I '3 I '2 I 1 I 0 + I7 I 6 I 5 I 4 I '3 I '2 I 1 I 0
《数字电子技术基础》第五版
二、优先编码器
输 入 输 出 • 特点：允许同时 输入两个以上的 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 X X X X X X X 1 1 1 1 待编码信号，但 X X X X X X 1 0 1 1 0 只对其中优先权 X X X X X 1 0 0 1 0 1 最高的一个进行 X X X X 1 0 0 0 1 0 0 X X X 1 0 0 0 0 0 1 1 编码。 X X 1 0 0 0 0 0 0 1 0 • 例：8线-3线优 X 1 0 0 0 0 0 0 0 0 1 先编码器(设I7 1 0 0 0 0 0 0 0 0 0 0 ' ' ' ' ' ' 优先权最高…I0 Y2 = I 7 + I 7 I 6 + I 7 I 6 I 5 + I 7 I 6 I 5 I 4 优先权最低） A+ A'B = A+ B
选通 信号
2009年4月2日星期四 物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
选通输出端Y S ’ 和扩展端Y EX
为0时,表明电路 工作,但无编码 输入
' ' ' ' ' ' ' YS' = ( I7 I6 I5 I4 I3 I2 I1' I0 S)' ' ' ' ' ' ' ' ' YEX = [(I7 I6 I5 I4 I3 I2 I1' I0 S)' S]'
’
[(I7 + I6 + I5 + I4 + I3 + I2 + I1 + I0 )S]'
为0时,表 明电路工 作,且有编 码输入
2009年4月2日星期四
输入低 电平有 效
物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
74HC148功能表
输
' S ′ I0 ' I1
入
I '2 I '3
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
4.3 若干常用组合逻辑电路
4.3.1 编码器
• 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
G 0 1 0 1 0 1 0 1
Z 1 0 0 1 0 1 1 1
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
设计举例：
Z = R' A' G '+ RA + RG + AG
5. 画出逻辑图 若要求全用与非门实现，则须 变换如下： Z = ((R' A' G' + RA + RG + AG)′)′ = ((R' A' G' )′(RA)′(RG)′(AG)′)′ 若要求用与或非门实现，则合 并卡诺图上的0,然后求反得： Z = (RA′G ′ + R′AG ′ + R′A′G)′
X 1 X X 0 1 1 1 1 1
X X 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 X 0
1 1 0 0 0 0 1 1 1 1
1 1 0 0 1 1 0 0 1 1
1 1 0 1 0 1 0 1 0 1
1 0 1 1 1 1 1 1 1 1
1 1 0 0 0 0 0 0 0 0
' I4 ' I5 ' I6 ' I7
输
Y2' Y1' Y0'
出
' Y S' Y EX
1 0 0 0 0 0 0 0 0 0
X 1 X X X X X X X 0
X 1 X X X X X X 0 1
X X 1 1 X X X X X X X X X 0 1 1 0 1 1 1
X 1 X X X 0 1 1 1 1
选通控制端S’ 决定芯片是否 工作，为低时 芯片才工作。 附加输出信号 的状态及含意
YS' 1 0 1 0
' 状 态 YEX 1 不工作 1 工作,但无输入 0 工作,且有输入 0 不可能出现
表中出现的三种Y’2Y’1Y’0=111的情况由Y’S和Y’EX的不同状态来区分
2009年4月2日星期四 物理与电子信息工程系 王海光 制作
2009年4月2日星期四 物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
设计举例：
设计一个监视交通信号灯状态的逻辑电路
R A G
如果信号灯 出现故障， Z为1
Z
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
设计举例：
1.抽象 • 输入变量: 红（R）、黄（A）、绿（G）
《数字电子技术基础》第五版
第四章 组合逻辑电路
2009年4月2日星期四 物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
4.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输 出仅取决于该 时刻的输入
不含记忆 (存储)元件
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
4.2 组合逻辑电路的分析和设计
4.2.1 组合逻辑电路的分析方法 • 通过分析找出电路的逻辑功能 • 分析方法:
– 由输入到输出逐级写出逻辑函数式 – 化简或变换逻辑函数式 – 逻辑函数式变换为真值表
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
利用无关项化简，得：
Y2 = I4 + I5 + I6 + I7 Y1 = I2 + I3 + I6 + I7 Y0 = I1 + I3 + I5 + I7
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
2009年4月2日星期四 物理与电子信息工程系 王海光 制作
输 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
入 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
输 出 Y2 Y1 Y0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0
ˊ ˊ
• 输入的低电平信号变成一个对应的十进制 的编码
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
作业:
P210:
4.3；4.6；4.9
2009年4月2日星期四 物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
4.3.2 译码器
• 译码：将每个输入的二进制代码译成对应的输出高、低 电平信号。 • 常用的有：二进制译码器，二-十进制译码器，显示译码 器等 输 入 输 出 一、二进制译码器 例：3线—8线译码器
4.2.2 组合逻辑电路的设计方法
《数字电子技术基础》第五版
一、逻辑抽象 • 分析因果关系，确定输入/输出变量 • 定义逻辑状态的含意（赋值） • 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件对逻辑式：化简(用基本门电路) 变换（用MSI） 描述（PLD） 五、画出逻辑电路图，或下载到PLD 六、工艺设计：含PCB、机箱、面板、电源、显示、开 关等设计，最后还须组装、调试。
《数字电子技术基础》第五版
二、逻辑功能的描述
a1 a2
组合逻辑 电路
组合逻辑电路的框图
y1
y2
an
用一组逻辑函数表示 y1 = f1(a1a2 L an ) y2 = f 2(a1a2 L an ) M ym = f m(a1a2 L an )
2009年4月2日星期四
ym
或用向量函数形式表示 Y = F(A)
《数字电子技术基础》第五版
控制端扩展功能举例：
• 例4.3.1：用两片8线-3线优先编码器
16线-4线优先编码器 其中， A 的优先权最高· · ·
' 15
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
例4.3.1
在逻辑框图 内部只标注 输入输出原 变量的名称
《数字电子技术基础》第五版
输入变量 输 出
R 0 0 • 输出变量： 0 故障信号（Z） 0 2.写出逻辑表达式 1 ' ' ' ' ' ' Z = R A G + R AG + RA G + RAG + RAG 1 3.选用小规模SSI器件 1 4.化简 1
Z = R' A' G'+ RA + RG + AG
A 0 0 1 1 0 0 1 1
例4.3.1
《数字电子技术基础》第五版
1.第一片为高优先权 2.仅(1)无编码输入时，(2)才允许工作 3.第(1)片Y EX=0时表示对A 15~A 8的编码 4.低3位输出应是两片的输出的“或”
ˊ ˊ ˊ
输出高电平有效 2009年4月2日星期四
物理与电子信息工程系 王海光 制作
例4.3.1
《数字电子技术基础》第五版
一、普通编码器
• 特点：任何时刻只 允许输入一个编码 信号。 • 例：3位二进制普 通编码器
输 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 入 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 输 0 0 1 1 0 0 1 1 出 0 1 0 1 0 1 0 1 I0 I1 I2 I3 I4 I5 I6 I7 Y 2 Y 1 Y 0
Y2 = I 7 + I 6 + I 5 + I 4
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
实例：74HC148
为扩展电路功能和增加使用 灵活性，附加了由G1、G2和 G3组成的控制电路
附加输出信号
输出低电平 有效
为了强调说明以低电平 作为有效输入信号,故意 将小圆圈画在输入端!
《数字电子技术基础》第五版
例 4.2.1分析所示电路的逻辑功能
D 0 0 0 0 0 0 0 0 1 解: 根据逻辑电路图可得: 1 ⎧Y2 = ((DC)′(DBA)′)′ = DC + DBA 1 ⎪Y1 = ((D′CB)′(DC ′B′)′(DC ′A′)′)′ 1 ⎨ = D′CB + DC ′B′ + DC ′A′ 1 ⎪ ⎩Y0 = ((D′C ′)′(D′B′)′)′ = D′C ′ + D′B′ 1 1 由以上函数式得真值表如右： 由表知电路可判别输入二进制数值的范围 1
输入低电平 有效
选通信号
2009年4月2日星期四 物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
Y2' = ( I 7 + I 6 + I 5 + I 4 )'
选 通 信 号
Y2' = [( I 7 + I 6 + I 5 + I 4 ) S ]'
当S’为1时，所有输出端 均被封锁在高电平，禁 止编码工作
若以低电平 作为有效的 输入或输出 信号，则在 逻辑框图外 部标注输入 输出处加画 小圆圈，并 在外部标注 的信号名称 上加上非号 输出高电平有效 2009年4月2日星期四
' YS' Y EX
状态 不工作 工作，但无输入 工作，且有输入 不可能出现
1 0 1 0
1 1 0 0
物理与电子信息工程系 王海光 制作
Y2' = [( I 7 + I 6 + I 5 + I 4 ) S ]'
' ' ' ' Y1' = [( I 7 + I 6 + I 5 I 4 I 3 + I 2 I 4 I 5 ) S ]' ' ' ' ' ' Y0' = [( I 7 + I 6 I 5 + I 3 I 4 I 6 + I1 I 2 I 4 I 6 ) S ]'
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
《数字Fra Baidu bibliotek子技术基础》第五版
' YEX
2009年4月2日星期四
物理与电子信息工程系 王海光 制作
《数字电子技术基础》第五版
三、二-十进制优先编码器
• 将I 9 ~ I 1编成0110 ~ 1110（反码形式 的BCD码）
ˊ ˊ
• I 9的优先权最高,I 0最低