多路选择器与编码器的VHDL设计

实验三多路选择器与编码器的VHDL设计
一. 实验目的
1．掌握硬件描述语言描述多路选择器的方法。

2. 掌握硬件描述语言描述编码器的方法
3．学会使用VHDL进行简单的逻辑电路设计。

4. 掌握用Quartus II进行文本输入法进行电路设计、编译和仿真方法。

二、实验仪器设备
1．PC机一台
2．QuartusⅡ开发软件一套
3．ＥＤＡ技术实验开发系统一套
三. 实验任务
1. 设计一个4选1多路选择器
用VHDL设计的4选1多路选择器中，当控制端S=0时多路选择器有效，S=1时禁止工作，输出封锁为低电平。

d0,d1,d2,d3分别为四个数据输入端的端口名，a0,a1为通道选择控制信号输入端的端口名，y为输出端的端口名。

（1）4选1多路选择器的VHDL程序
entity mux4_1 is
port(d0,d1,d2,d3: in bit;
a0,a1,s: in bit;
y: out bit);
end;
architecture one of mux4_1 is
signal a: bit_vector(1 downto 0);
Begin
process(a0,a1)
begin
a<=a1&a0;
if (s='0') then
case a is
when "00"=> y <=d0;
when "01"=> y <=d1;
when "10"=> y <=d2;
when "11"=> y <=d3;
end case;
else y<='0';
end if;
end process;
end;
（2）根据编写的VHDL程序并在Quartus II软件中进行输入、编译和仿真。

其功能仿真波形如下图所示，通过波形分析符合4选1多路选择器的要求。

图１ＶＨＤＬ程序录入
图２程序仿真波形图。