AXP392 开发板用户手册说明书

Titan2FPGA开发平台
用户手册
AXP392开发板
AXP392开发板用户手册2/39
芯驿电子科技（上海）有限公司文档版本控制文档版本
修改内容记录
REV1.0创建文档
AXP392开发板用户手册
目录
文档版本控制 (2)
目录 (3)
一、开发板简介 (5)
二、P390核心板 (7)
(一)简介 (7)
(二)FPGA芯片 (8)
(三)DDR4 (9)
(四)QSPI Flash (14)
(五)时钟配置 (15)
(六)LED灯 (17)
(七)电源 (18)
(八)结构图 (19)
(九)连接器管脚定义 (19)
三、扩展板 (28)
(一)简介 (28)
(一)光纤接口 (28)
(二)PCIe插槽 (30)
(三)SDI输出接口 (32)
(四)SDI输入接口 (33)
(五)USB转串口 (33)
(六)SD卡槽 (34)
(七)40针扩展口 (35)
(八)按键和LED灯 (37)
(九)JTAG调试口 (38)
(十)电源 (38)
(十一)结构尺寸图 (39)
3/39
AXP392开发板用户手册4/39
芯驿电子科技（上海）有限公司芯驿电子科技（上海）有限公司基于紫光同创FPGA Titan2开发平台的开发板（型号：AXP392）正式发布了，为了让您对此开发平台可以快速了解，我们编写了此用户手册。

这款Titan2FPGA 开发平台采用核心板加扩展板的模式，方便用户对核心板的二次开发利用。

核心板使用紫光同创的TITAN2芯片PG2T390HFFBG900的解决方案，挂载了4片2GB 的高速DDR4SDRAM 芯片和1片128Mb 的QSPI FLASH 芯片。

在底板设计上我们为用户扩展了丰富的外围接口，比如1个PCIex8接口、4路光纤接口、2路SDI 输出接口、2路SDI 输入接口、1路UART 串口接口、1路SD 卡接口、2个40针扩展接口等等。

满足用户各种高速数据交换，数据存储，视频传输处理以及工业控制的要求，是一款"专业级“的
FPGA 开发平台。

为高速数据传输和交换，数据处理的前期验证和后期应用提供了可能。

相信这样的一款产品非常适合从事FPGA 开发的学生、工程师等群体。

AXP392开发板用户手册5/39
一、开发板简介
在这里，对这款TITAN2AXP392开发平台进行简单的功能介绍。

开发板的整个结构，继承了我们一贯的核心板+扩展板的模式来设计的。

核心板和扩展板之间使用高速板间连接器连接。

核心板主要由PG2T390HFFBG900+4个DDR4+QSPI FLASH 的最小系统构成。

采用紫光同创的TITAN2系列的芯片，型号为PG2T390HFFBG900。

在FPGA 芯片的HP 端口上连接了4片DDR4存储芯片，每片DDR4容量高达2GB 字节，组成64位的数据带宽。

1个128Mb 的QSPI FLASH 用来静态存储FPGA 芯片的配置文件或者其它用户数据。

底板为核心板扩展了丰富的外围接口，其中包含1个PCIex8接口、4路光纤接口、2路SDI 输出接口、2路SDI 输出接口、1路UART 串口接口、1路SD 卡接口、2个
40针扩展接口和一些按键LED。

下图为整个开发系统的结构示意图：
通过这个示意图，我们可以看到，我们这个开发平台所能含有的接口和功能。

FPGA 核心板
由PG2T390HFFBG900+4个DDR4+QSPI FLASH 的最小系统组成，另外有两个晶振
AXP392开发板用户手册6/39
芯驿电子科技（上海）有限公司提供时钟，一个单端200MHz 晶振提供给FPGA 逻辑的DDR 控制参考时钟，另外一个差分125MHz 晶振提供给HSST 收发器参考时钟。

●PCIe x8接口
支持PCI Express 2.0标准，提供标准的PCIe x8高速数据传输接口，单通道通信速率可高达5GBaud。

●4路SFP 光纤接口
PG2T390HFFBG900的HSST 收发器的4路高速收发器连接到4个光模块的发送和接收，实现4路高速的光纤通信接口。

每路的光纤数据通信接收和发送的速度高达10Gb/s。

●SDI 视频输出
2路SDI 视频输出接口，我们选用了SEMTECH 公司的GV8500SDI 驱动器芯片，支持不同格式的数据输出HDcctv 1.0,HD-SDI(ST 292),3G_SDI(ST-424)和SD_SDI（ST259）。

●SDI 视频输入
2路SDI 视频输入接口，我们选用了SEMTECH 公司的GV8601SDI 均衡器芯片，支持不同格式的数据输入HDcctv 1.0,HD-SDI(ST 292),3G_SDI(ST-424)和SD_SDI（ST259）。

输入接口自适应三种速率的视频接收。

●USB Uart 接口
1路Uart 转USB 接口，用于和电脑通信，方便用户调试。

串口芯片采用Silicon Labs CP2102GM 的USB-UAR 芯片,USB 接口采用MINI USB 接口。

●Micro SD 卡座
1路Micro SD 卡座，用于存储操作系统镜像和文件系统。

●40针扩展口
2个40针2.54mm 间距的扩展口，可以外接黑金的各种模块（双目摄像头，TFT LCD 屏，高速AD 模块等等）。

扩展口包含5V 电源1路，3.3V 电源2路，地3路，IO 口34路。

●JTAG 调试口
1个10针2.54mm 标准的JTAG 口，用于FPGA 程序的下载和调试，用户可以通过XILINX 下载器对FPGA 系统进行调试和下载。

●LED 灯
7个发光二极管LED,核心板上2个，底板上7个。

核心板上1个电源指示灯；1个DONE 配置指示灯。

底板上有1个电源指示灯，4个用户指示灯和2个串口指示灯。

●按键
底板上4个用户按键。

AXP392开发板用户手册7/39
二、P390核心板
(一)简介
P390(核心板型号，下同)核心板，FPGA 芯片是基于紫光同创FPGA Titan2的主芯片PG2T390HFFBG900设计。

核心板在FPGA 的HP 端口上连接了4片DDR4存储芯片组成64位的数据带宽，每片DDR4容量高达2GB 。

HP 端的内存带宽高达100Gb/s （1600M*64bit)。

另外核心板上也集成了1片128MBit 大小的QSPI FLASH，用于启动存储配置和系统文件。

这款核心板的4个板对板连接器扩展出了276个IO，其中BANK L1和BANK L2的92个IO 的电平可以通过更换核心板上的LDO 芯片来修改，满足用户不用电平接口的要求；另外核心板也扩展出了16对高速收发器接口。

对于需要大量IO 的用户，此核心板将是不错的选择。

而且IO
连接部分，FPGA 芯片到接口之间走线做了等长和差分处理，并且核心板尺寸仅为80*60（mm），对于二次开发来说，非常适合。

图2-1-1P390核心板正面图
AXP392开发板用户手册8/39
芯驿电子科技（上海）有限公司(二)FPGA 芯片
前面已经介绍过了，我们所使用的FPGA 型号为PG2T390HFFBG900，属于紫光同创公司Titan2系列的产品，速度等级为6，温度等级为工业级。

此型号为FFBG900封装，900
个引脚。

紫光同创Titan2FPGA 的芯片命名规则如下：
图2-2-1为开发板所用的FPGA 芯片实物图。

图2-2-1FPGA 芯片实物
其中FPGA 芯片PG2T390H 的主要参数如下所示：名称
具体参数触发器(FF)
487200查找表LUT6(LUT6=1.5LUT4)
243600DRM（36Kbits）个数
480APM 单元（乘法器）
840GPLL 个数
10PPLL 个数
10ADC 通道
专用模拟通道1路；复用模拟通道11路PCIe Gen3x8
1HSSTHP
16路，13.125Gb/s max 速度等级-6
AXP392开发板用户手册
温度等级工业级
PGA供电系统
Titan2FPGA电源有V CC,V CCA,V CC_DRM，V CCB,V CCIO,V VCC_HP，V HSSTAVCC、V HSSTAVCCPLL、
V HSSTVCCA。

V CC为FPGA内核供电引脚，需接1.0V；V CCA为FPGA辅助供电引脚,接1.8V；V CC_DRM为FPGA的DRM供电电压，为1.0V；V CCB为秘钥存储器备用电池电源电压需接1.8V；V CCIO为FPGA的各个BANK的电压，包含L1、L2、L3、L4、L5、L6、L7、R5、R6、R7。

L1、L2的V CCIO出厂设置为2.5V，用户可根据需要更改BANK的电平；L3、L4、L5、L6、L7供电电压为+3.3V；R5、R6、R7因为需要连接DDR4，BANK的电压连接的是1.2V；V VCC_HP 为FPGA的HP IO的逻辑电源供电电压，需接1.0V；V HSSTAVCC为FPGA内部高速串行收发器HSST模拟电源电压，接1.0V；V HSSTAVCCPLL为HSST PLL模拟电源电压，接1.2V；V HSSTVCCA 为HSST的H PLL辅助模拟电源电压，接1.8V。

Titan2FPGA系统要求上电顺序分别为先V CC供电，再是V CC_DRM,然后是V CCA，最后为V CCIO。

断电的顺序则相反。

(三)DDR4
P390开发板上配有4片Micron(美光）的2GB的DDR4芯片，型号为MT40A1G16KD-062E，连接在FPGA的HP端，组成64位数据总线带宽和8GB的容量。

DDR4 SDRAM的在FPGA端的最高运行数据速率1866Mbps，4片DDR4存储系统直接连接到了BANK R5、R6、R7的存储器接口上。

DDR4SDRAM的具体配置如下表2-3-1所示。

表2-3-1DDR4SDRAM配置
位号芯片型号容量厂家
U15,U16,U17,U18MT40A1G16KD-062E1G x16bit Micron
DDR4的硬件设计需要严格考虑信号完整性，我们在电路设计和PCB设计的时候已经充分考虑了匹配电阻/终端电阻,走线阻抗控制，走线等长控制，保证DDR4的高速稳定的工作。

FPGA端的DDR4的硬件连接方式如图2-3-1所示:
9/39
AXP392开发板用户手册
10/39芯驿电子科技（上海）有限公司图2-3-1DDR4DRAM原理图部分
图2-3-2为开发板的
4片DDR4DRAM 实物图
图2-3-24片DDR4DRAM 实物图
DDR4SDRAM 引脚分配：信号名称
引脚号DDR4_D0
AK1DDR4_D1
AJ4DDR4_D2AJ2
DDR4_D4AJ1 DDR4_D5AH6 DDR4_D6AH2 DDR4_D7AH5 DDR4_D8AF2 DDR4_D9AF6 DDR4_D10AF1 DDR4_D11AE5 DDR4_D12AE1 DDR4_D13AF5 DDR4_D14AE4 DDR4_D15AF3 DDR4_D16AD3 DDR4_D17AD6 DDR4_D18AC2 DDR4_D19AC4 DDR4_D20AC1 DDR4_D21AC7 DDR4_D22AD4 DDR4_D23AE6 DDR4_D24AJ8 DDR4_D25AF7 DDR4_D26AJ6 DDR4_D27AG7 DDR4_D28AK6 DDR4_D29AF8 DDR4_D30AK5 DDR4_D31AK8 DDR4_D32AE15 DDR4_D33AA16 DDR4_D34AB15 DDR4_D35Y15 DDR4_D36AD14 DDR4_D37Y16
DDR4_D39AA15 DDR4_D40AG18 DDR4_D41AH19 DDR4_D42AE19 DDR4_D43AK19 DDR4_D44AF18 DDR4_D45AG19 DDR4_D46AF17 DDR4_D47AJ19 DDR4_D48AD16 DDR4_D49AD18 DDR4_D50AD17 DDR4_D51AE18 DDR4_D52AB17 DDR4_D53AB19 DDR4_D54AA18 DDR4_D55AC19 DDR4_D56AF15 DDR4_D57AH17 DDR4_D58AG15 DDR4_D59AK16 DDR4_D60AK15 DDR4_D61AJ17 DDR4_D62AH15 DDR4_D63AE16 DDR4_DM0AH4 DDR4_DM1AE3 DDR4_DM2AC5 DDR4_DM3AK4 DDR4_DM4AA17 DDR4_DM5AD19 DDR4_DM6AB18 DDR4_DM7AG14 DDR4_DQS0_N AH1
DDR4_DQS1_N AG3 DDR4_DQS1_P AG4 DDR4_DQS2_N AD1 DDR4_DQS2_P AD2 DDR4_DQS3_N AJ7 DDR4_DQS3_P AH7 DDR4_DQS4_N AC15 DDR4_DQS4_P AC16 DDR4_DQS5_N AK18 DDR4_DQS5_P AJ18 DDR4_DQS6_N Y18 DDR4_DQS6_P Y19 DDR4_DQS7_N AJ16 DDR4_DQS7_P AH16 DDR4_A0AB10 DDR4_A1AA12 DDR4_A2AB9 DDR4_A3AJ9 DDR4_A4AD8 DDR4_A5AA10 DDR4_A6AE8 DDR4_A7AB8 DDR4_A8Y11 DDR4_A9AC9 DDR4_A10AC10 DDR4_A11AA13 DDR4_A12AE9 DDR4_A13AA8 DDR4_ACT_B AC12 DDR4_BA0AD9 DDR4_BA1AG9 DDR4_BG0AC11 DDR4_CAS_B AK9 DDR4_CKE AF10
DDR4_CLK_N AF11
DDR4_CLK_P AE11
DDR4_CS_B AK11
DDR4_OTD AH9
DDR4_PAR Y10
DDR4_RAS_B AB12
DDR4_RST AA11
DDR4_WE_B AE10
(四)QSPI Flash
核心板配有一片128MBit大小的Quad-SPI FLASH芯片，型号为GD25Q128，它使用3.3V CMOS电压标准。

由于QSPI FLASH的非易失特性，在使用中，它可以存储FPGA的配置Bin文件以及其它的用户数据文件。

QSPI FLASH的具体型号和相关参数见表2-4-1。

位号芯片类型容量厂家
U11GD25Q128128Mbit Numonyx
表2-4-1QSPI Flash的型号和参数
QSPI FLASH连接到FPGA芯片的的专用管脚上，其中时钟管脚连接到专用BANK的CFG_CCLK0上，其它数据和片选信号分别连接到BANKL5的D00~D03和FCS管脚上。

图2-4-1为QSPI Flash和FPGA芯片的连接示意图。

图4-1QSPI Flash连接示意图
信号名称FPGA引脚名FPGA引脚号
FPGA_CCLK CCLK_0B10
FLASH_CE_B IO_L6P_T0_FCS_B_14U19
FLASH_D0IO_L1P_T0_D00_MOSI_14P24
FLASH_D1IO_L1N_T0_D01_DIN_14R25
FLASH_D2IO_L2P_T0_D02_14R20
FLASH_D3IO_L2N_T0_D03_14R21
(五)时钟配置
核心板上为FPGA系统提供了200Mhz、100MHz和125Mhz的3路差分有源时钟。

分别为FPGA逻辑部分和高速收发器HSST部分提供差分时钟源。

时钟电路设计的示意图如下图2-5-1所示：
图2-5-1核心板时钟源
FPGA系统时钟源
板上提供了2个差分晶振，分别为100MHz、200MHz，可为DDR4控制器及FPGA逻辑提供参考时钟。

晶振输出连接到FPGA BANKR6的全局时钟上，这个全局时钟可以用来驱动FPGA内的DDR4控制器和用户逻辑电路。

该时钟源的原理图如图2-5-2所示
图2-5-2系统时钟源
时钟引脚分配：
信号名称FPGA引脚
SYS_CLK_P AD12
SYS_CLK_N AD11
DDR4_CLKREF_P AG10
DDR4_CLKREF_N AH10
HSST参考时钟
核心板上为HSST收发器提供了125Mhz的参考时钟。

参考时钟连接到BANK HSSTQR2的参考时钟输入REFCLK1P/REFCLK1N。

该时钟源的原理图如图2-5-3所示
图2-5-3HSST时钟源
HSST时钟源FPGA引脚分配：
信号名称FPGA引脚
HSSTQR2_CLK1_P J8
HSSTQR2_CLK1_N J7
(六)LED灯
P390核心板上有2个红色LED灯，其中1个是电源指示灯(PWR)，1个是配置LED灯(DONE)。

电源指示灯会亮起；当FPGA配置程序后，配置LED灯会亮起。

LED灯硬件连接的示意图如图2-6-1所示：
图2-6-1核心板LED灯硬件连接示意图
(七)电源
P390核心板供电电压为DC5V，通过连接底板供电。

板上的电源设计示意图如下图2-7-1所示:
图2-7-1原理图中电源接口部分
+5V通过DCDC电源芯片MYMGK1R820FRSR产生+1.0V的FPGA核心电源，输出电流高达20A，远远满足核心电压的电流需求。

+5V电源再通过DCDC芯片ETA1471来产生+1.2V，+3.3V，+1.8V，HSST_AVTT等电源。

HSST收发器使用的+1.0V由DCDC芯片ETA8156产生，另外通过一个LDO芯片ETA5060产生HSST的辅助电源+1.8V。

DDR4的VTT和VREF电压由TPS51200来产生。

另外通过2路ETA5060产生BANKL2和BANKL3
的IO电源，用户可以通过更换LDO芯片，使得这两个BANK的IO输入输出为其它的电压标准。

因为FPGA的电源有上电顺序的要求，在电路设计中，我们已经按照芯片的电源要求设计，上电依次为+1.0V->+1.8V->（+1.2V、+3.3V、VCCIOL2，VCCIOL3）的电路设计，保证芯片的正常工作。

(八)结构图
正面图（Top View）
(九)连接器管脚定义
核心板一共扩展出4个高速扩展口，使用4个120Pin的板间连接器（J29~J32）和底板连接，连接器使用松下的AXK5A2137YG，对应底板的连接器型号为AXK6A2337YG。

其中J29连接HSST的收发器信号，J30连接JTAG和BANKL1,BANKL2的IO,J31连接BANKL3，BANKL4的IO，J32连接BANKL6和BANKL7的IO和+5V电源。

J29连接器的引脚分配
J29管脚信号名称FPGA引
脚号J29管脚信号名称FPGA引脚
号
1HSSTQR4_TX0_N Y12HSSTQR4_RX0_N AA3 3HSSTQR4_TX0_P Y24HSSTQR4_RX0_P AA4 5GND-6GND-7HSSTQR4_TX1_N V18HSSTQR4_RX1_N Y5 9HSSTQR4_TX1_P V210HSSTQR4_RX1_P Y6 11GND-12GND-13HSSTQR4_TX2_N U314HSSTQR4_RX2_N W3 15HSSTQR4_TX2_P U416HSSTQR4_RX2_P W4 17GND-18GND-19HSSTQR4_TX3_N T120HSSTQR4_RX3_N V5 21HSSTQR4_TX3_P T222HSSTQR4_RX3_P V6 23GND-24GND-25HSSTQR3_CLK0_N L726HSSTQR4_CLK1_N U7 27HSSTQR3_CLK0_P L828HSSTQR4_CLK1_P U8 29GND-30GND-31HSSTQR3_TX0_N P132HSSTQR3_RX0_N T5 33HSSTQR3_TX0_P P234HSSTQR3_RX0_P T6 35GND-36GND-37HSSTQR3_TX1_N N338HSSTQR3_RX1_N R3 39HSSTQR3_TX1_P N440HSSTQR3_RX1_P R4 41GND-42GND-43HSSTQR3_TX2_N M144HSSTQR3_RX2_N P5 45HSSTQR3_TX2_P M246HSSTQR3_RX2_P P6 47GND-48GND-49HSSTQR3_TX3_N L350HSSTQR3_RX3_N M5 51HSSTQR3_TX3_P L452HSSTQR3_RX3_P M6 53GND-54GND-55HSSTQR4_CLK0_N R756HSSTQR3_CLK1_N N7 57HSSTQR4_CLK0_P R858HSSTQR3_CLK1_P N8 59GND-60GND-
61HSSTQR2_TX0_N K162HSSTQR1_TX0_N D1 63HSSTQR2_TX0_P K264HSSTQR1_TX0_P D2 65GND-66GND-67HSSTQR2_RX0_N K568HSSTQR1_RX0_N E3 69HSSTQR2_RX0_P K670HSSTQR1_RX0_P E4 71GND-72GND-73HSSTQR2_TX1_N J374HSSTQR1_TX1_N C3 75HSSTQR2_TX1_P J476HSSTQR1_TX1_P C4 77GND-78GND-79HSSTQR2_RX1_N H580HSSTQR1_RX1_N D5 81HSSTQR2_RX1_P H682HSSTQR1_RX1_P D6 83GND-84GND-85HSSTQR2_TX2_N H186HSSTQR1_TX2_N B1 87HSSTQR2_TX2_P H288HSSTQR1_TX2_P B2 89GND-90GND-91HSSTQR2_RX2_N G392HSSTQR1_RX2_N B5 93HSSTQR2_RX2_P G494HSSTQR1_RX2_P B6 95GND-96GND-97HSSTQR2_TX3_N F198HSSTQR1_TX3_N A3 99HSSTQR2_TX3_P F2100HSSTQR1_TX3_P A4 101GND-102GND-103HSSTQR2_RX3_N F5104HSSTQR1_RX3_N A7 105HSSTQR2_RX3_P F6106HSSTQR1_RX3_P A8 107GND-108GND-109HSSTQR2_CLK0_N G7110HSSTQR1_CLK0_N C7 111HSSTQR2_CLK0_P G8112HSSTQR1_CLK0_P C8 113GND-114GND-115XADC_VN T14116HSSTQR1_CLK1_N E7 117XADC_VP R15118HSSTQR1_CLK1_P E8 119GND-120GND-
J30连接器的引脚分配
J30管脚信号名称FPGA引
脚号J30管脚信号名称FPGA引脚
号
1BL1_L5_P K142BL1_L3_P L12 3BL1_L5_N J144BL1_L3_N L13 5BL1_L6_P L116BL1_L2_P L15 7BL1_L6_N K118BL1_L2_N K15 9GND-10GND-11BL1_L7_P H1512BL1_L1_P L16 13BL1_L7_N G1514BL1_L1_N K16 15BL1_L8_P J1116BL1_L4_P K13 17BL1_L8_N J1218BL1_L4_N J13 19GND-20GND-21BL1_L9_P J1622BL1_L12_P G13 23BL1_L9_N H1624BL1_L12_N F13 25BL1_L16_P F1126BL1_L10_P H11 27BL1_L16_N E1128BL1_L10_N H12 29GND-30GND-31BL1_L18_P D1132BL1_L20_P E14 33BL1_L18_N C1134BL1_L20_N E15 35BL1_L15_P C1236BL1_L11_P H14 37BL1_L15_N B1238BL1_L11_N G14 39GND-40GND-41BL1_L23_P C1542BL1_L21_P D14 43BL1_L23_N B1544BL1_L21_N C14 45BL1_L17_P A1146BL1_L22_P B13 47BL1_L17_N A1248BL1_L22_N A13 49GND-50GND-51BL1_L24_P B1452BL2_L5_N L18 53BL1_L24_N A1554BL2_L5_P L17 55BL1_L19_P F1556BL2_L15_P D16 57BL1_L19_N E1658BL2_L15_N C16 59GND-60GND-
61BL2_L17_P C1762BL2_L14_P E19 63BL2_L17_N B1764BL2_L14_N D19 65BL2_L1_P K1866BL2_L20_P A16 67BL2_L1_N J1868BL2_L20_N A17 69GND-70GND-
71BL2_L22_N A1872BL2_L21_P A20 73BL2_L22_P B1874BL2_L21_N A21 75BL2_L8_P D2176BL2_L13_P D17 77BL2_L8_N C2178BL2_L13_N D18 79GND-80GND-
81BL2_L24_P C1982BL2_L23_N A22 83BL2_L24_N B1984BL2_L23_P B22 85BL2_L18_N F1786BL2_L12_P F20 87BL2_L18_P G1788BL2_L12_N E20 89GND-90GND-
91BL2_L19_N B2092BL2_L11_N E21 93BL2_L19_P C2094BL2_L11_P F21 95BL2_L10_N C2296BL2_L9_N F22 97BL2_L10_P D2298BL2_L9_P G22 99GND-100GND-101BL2_L16_N F18102BL2_L7_P H21 103BL2_L16_P G18104BL2_L7_N H22 105BL2_L2_N G20106BL2_L3_N H17 107BL2_L2_P H20108BL2_L3_P J17 109GND-110GND-111BL2_L4_N H19112FPGA_TCK E10 113BL2_L4_P J19114FPGA_TMS F10 115BL2_L6_P K19116FPGA_TDO G10 117BL2_L6_N K20118FPGA_TDI H10 119GND-120GND-
J31连接器的引脚分配
J31管脚信号名称FPGA引
脚号J31管脚信号名称FPGA引脚
号
1BL3_L12_N B252BL3_L8_P C24 3BL3_L12_P C254BL3_L8_N B24 5BL3_L10_N A266BL3_L16_N C30 7BL3_L10_P A258BL3_L16_P D29 9GND-10GND-11BL3_L11_N C2612BL3_L7_N A27 13BL3_L11_P D2614BL3_L7_P B27 15BL3_L13_N C2716BL3_L18_N E30 17BL3_L13_P D2718BL3_L18_P E29 19GND-20GND-21BL3_L21_P G2722BL3_L14_N D28 23BL3_L21_N F2724BL3_L14_P E28 25BL3_L20_N F2826BL3_L22_N F30 27BL3_L20_P G2828BL3_L22_P G29 29GND-30GND-31BL3_L9_P B2832BL3_L5_P F26 33BL3_L9_N A2834BL3_L5_N E26 35BL3_L15_P C2936BL3_L24_N G30 37BL3_L15_N B2938BL3_L24_P H30 39GND-40GND-41BL3_L19_N H2542BL3_L23_N H27 43BL3_L19_P H2444BL3_L23_P H26 45BL3_L1_N A2346BL3_L17_P B30 47BL3_L1_P B2348BL3_L17_N A30 49GND-50GND-51BL3_L2_P E2352BL3_L3_N E25 53BL3_L2_N D2354BL3_L3_P F25 55BL3_L6_N G2456BL3_L4_P E24 57BL3_L6_P G2358BL3_L4_N D24 59GND-60GND-
61BL4_L14_N L2862BL4_L7_N H29 63BL4_L14_P M2864BL4_L7_P J29 65BL4_L10_N J2666BL4_L8_N J28 67BL4_L10_P K2668BL4_L8_P J27 69GND-70GND-
71BL4_L1_N J2472BL4_L24_N M23 73BL4_L1_P J2374BL4_L24_P M22 75BL4_L18_N N2676BL4_L3_N K24 77BL4_L18_P N2578BL4_L3_P K23 79GND-80GND-
81BL4_L2_N L2382BL4_L21_N N24 83BL4_L2_P L2284BL4_L21_P P23 85BL4_L13_P K2886BL4_L12_N K25 87BL4_L13_N K2988BL4_L12_P L25 89GND-90GND-
91BL4_L22_N P2292BL4_L20_N N22 93BL4_L22_P P2194BL4_L20_P N21 95BL4_L15_N M3096BL4_L9_N K30 97BL4_L15_P M2998BL4_L9_P L30 99GND-100GND-
101BL4_L19_N N20102BL4_L5_N J22 103BL4_L19_P N19104BL4_L5_P J21 105BL4_L17_N N30106BL4_L6_N L20 107BL4_L17_P N29108BL4_L6_P M20 109GND-110GND-
111BL4_L11_N L27112BL4_L16_N M27 113BL4_L11_P L26114BL4_L16_P N27 115BL4_L23_N M25116BL4_L4_P L21 117BL4_L23_P M24118BL4_L4_N K21 119GND-120GND-
J32连接器的引脚分配
J32管脚信号名称FPGA引
脚号J32管脚信号名称FPGA引脚
号
1BL6_L16_P AE302BL6_L10_N AB30 3BL6_L16_N AF304BL6_L10_P AB29 5BL6_L23_N AF276BL6_L9_P AD29 7BL6_L23_P AF268BL6_L9_N AE29 9GND U1410GND U14 11BL6_L14_P AE2812BL6_L6_P AA25 13BL6_L14_N AF2814BL6_L6_N AB25 15BL6_L13_P AG2916BL6_L5_N AB28 17BL6_L13_N AH2918BL6_L5_P AA27 19GND U1420GND U14 21BL6_L18_P AG3022BL6_L2_N W28 23BL6_L18_N AH3024BL6_L2_P W27 25BL6_L21_N AG2826BL6_L8_P Y30 27BL6_L21_P AG2728BL6_L8_N AA30 29GND U1430GND U14 31BL6_L15_N AK3032BL6_L11_N AD28 33BL6_L15_P AK2934BL6_L11_P AD27 35BL6_L17_N AJ2936BL6_L7_N AC30 37BL6_L17_P AJ2838BL6_L7_P AC29 39GND U1440GND U14 41BL6_L20_N AK2842BL6_L12_N AC27 43BL6_L20_P AJ2744BL6_L12_P AB27 45BL6_L22_N AH2746BL6_L1_P Y26 47BL6_L22_P AH2648BL6_L1_N AA26 49GND U1450GND U14 51BL6_L24_N AK2652BL6_L4_N Y29 53BL6_L24_P AJ2654BL6_L4_P W29 55BL6_L19_N AD2656BL6_L3_N AA28 57BL6_L19_P AC2658BL6_L3_P Y28 59GND U1460GND U14
61BL7_L12_P AD2362BL7_L9_N AD24 63BL7_L12_N AE2464BL7_L9_P AC24 65BL7_L16_P AE2566BL7_L8_N AD22 67BL7_L16_N AF2568BL7_L8_P AC22 69GND U1470GND U14 71BL7_L13_P AF2272BL7_L7_N AC25 73BL7_L13_N AG2374BL7_L7_P AB24 75BL7_L18_P AG2576BL7_L4_N AA23 77BL7_L18_N AH2578BL7_L4_P AA22 79GND U1480GND U14 81BL7_L15_N AK2582BL7_L1_P Y23 83BL7_L15_P AJ2484BL7_L1_N Y24 85BL7_L17_N AK2486BL7_L2_P Y21 87BL7_L17_P AK2388BL7_L2_N AA21 89GND U1490GND U14 91BL7_L14_N AH2492BL7_L6_P AA20 93BL7_L14_P AG2494BL7_L6_N AB20 95BL7_L20_N AH2296BL7_L10_N AE21 97BL7_L20_P AG2298BL7_L10_P AD21 99GND U14100GND U14 101BL7_L19_N AF21102BL7_L3_P AB22 103BL7_L19_P AF20104BL7_L3_N AB23 105BL7_L11_N AF23106BL7_L5_P AC20 107BL7_L11_P AE23108BL7_L5_N AC21 109GND-110GND-111+5V-112+5V-113+5V-114+5V-115+5V-116+5V-117+5V-118+5V-119+5V-120+5V-
三、扩展板
(一)简介
通过前面的功能简介，我们可以了解到扩展板部分的功能
●4路光纤接口
●1路PCIEx8接口
●2路支持3G的SDI视频输出接口
●2路支持3G的SDI视频输入接口
●1路USB Uart通信接口
●1路SD卡接口
●2路40针扩展口
●JTAG调试接口
●4个独立按键
●4个用户LED灯
(一)光纤接口
AXP392扩展板上有4路光纤接口，用户可以购买SFP光模块(市场上1.25G，2.5G，10G
光模块）插入到这4个光纤接口中进行光纤数据通信。

4路光纤接口分别跟FPGA的HSSTQR2的HSST收发器的4路RX/TX相连接，每路TX发送和RX接收数据速率高达10Gb/s。

HSSTQR2的HSST收发器的参考时钟由核心板的125M差分时钟提供。

FPGA和光纤设计示意图如下图3-1-1所示:
图3-1-1光纤设计示意图
4路光纤接口FPGA引脚分配如下：
信号名称FPGA引脚名引脚号备注
SFP1_TX_P HSSTQR2_TX0_P K2光模块1数据发送正
SFP1_TX_N HSSTQR2_TX0_N K1光模块1数据发送负
SFP1_RX_P HSSTQR2_RX0_P K6光模块1数据接收正
SFP1_RX_N HSSTQR2_RX0_N K5光模块1数据接收负
SFP2_TX_P HSSTQR2_TX1_P J4光模块2数据发送正
SFP2_TX_N HSSTQR2_TX1_N J3光模块2数据发送负
SFP2_RX_P HSSTQR2_RX1_P H6光模块2数据接收正
SFP2_RX_N HSSTQR2_RX1_N H5光模块2数据接收负
SFP3_TX_P HSSTQR2_TX2_P H2光模块3数据发送正
SFP3_TX_N HSSTQR2_TX2_N H1光模块3数据发送负
SFP3_RX_P HSSTQR2_RX2_P G4光模块3数据接收正
SFP3_RX_N HSSTQR2_RX2_N G3光模块3数据接收负
SFP4_TX_P HSSTQR2_TX3_P F2光模块4数据发送正
SFP4_TX_N HSSTQR2_TX3_N F1光模块4数据发送负
SFP4_RX_P HSSTQR2_RX3_P F6光模块4数据接收正
SFP4_RX_N HSSTQR2_RX3_N F5光模块4数据接收负HSSTQR2_CLK1_P HSSTQR2_CLK1_P J8收发器参考时钟正HSSTQR2_CLK1_N HSSTQR2_CLK1_N J7收发器参考时钟负
(二)PCIe插槽
AXP392扩展板上有一个PCIe x8的接口，8对收发器连接到PCIEx8的金手指上，能实现PCIEex8,PCIEex4,PCIex2,PCIex1的数据通信。

PCIe接口的收发信号直接跟FPGA HSSTQR4,HSSTQR3的HSST收发器相连接，8路TX信号和RX信号都是以差分信号方式连接到FPGA的收发器上，单通道通信速率可高达5G bit带宽。

开发板的PCIe接口的设计示意图如下图3-2-1所示,其中TX发送信号用AC耦合模式连接。

图3-2-1PCIe插槽设计示意图
信号名称FPGA引脚名引脚号备注
PCIE_RX0_P HSSTQR3_RX3_P M6PCIE通道0数据接收正PCIE_RX0_N HSSTQR3_RX3_N M5PCIE通道0数据接收负
PCIE_RX1_P HSSTQR3_RX2_P P6PCIE通道1数据接收正PCIE_RX1_N HSSTQR3_RX2_N P5PCIE通道1数据接收负PCIE_RX2_P HSSTQR3_RX1_P R4PCIE通道2数据接收正PCIE_RX2_N HSSTQR3_RX1_N R3PCIE通道2数据接收负PCIE_RX3_P HSSTQR3_RX0_P T6PCIE通道3数据接收正PCIE_RX3_N HSSTQR3_RX0_N T5PCIE通道3数据接收负PCIE_RX4_P HSSTQR4_RX3_P V6PCIE通道4数据接收正PCIE_RX4_N HSSTQR4_RX3_N V5PCIE通道4数据接收负PCIE_RX5_P HSSTQR4_RX2_P W4PCIE通道5数据接收正PCIE_RX5_N HSSTQR4_RX2_N W3PCIE通道5数据接收负PCIE_RX6_P HSSTQR4_RX1_P Y6PCIE通道6数据接收正PCIE_RX6_N HSSTQR4_RX1_N Y5PCIE通道6数据接收负PCIE_RX7_P HSSTQR4_RX0_P AA4PCIE通道7数据接收正PCIE_RX7_N HSSTQR4_RX0_N AA3PCIE通道7数据接收负PCIE_TX0_P HSSTQR3_TX3_P L4PCIE通道0数据发送正PCIE_TX0_N HSSTQR3_TX3_N L3PCIE通道0数据发送负PCIE_TX1_P HSSTQR3_TX2_P M2PCIE通道1数据发送正PCIE_TX1_N HSSTQR3_TX2_N M1PCIE通道1数据发送负PCIE_TX2_P HSSTQR3_TX1_P N4PCIE通道2数据发送正PCIE_TX2_N HSSTQR3_TX1_N N3PCIE通道2数据发送负PCIE_TX3_P HSSTQR3_TX0_P P2PCIE通道3数据发送正PCIE_TX3_N HSSTQR3_TX0_N P1PCIE通道3数据发送负PCIE_TX4_P HSSTQR4_TX3_P T2PCIE通道4数据发送正PCIE_TX4_N HSSTQR4_TX3_N T1PCIE通道4数据发送负PCIE_TX5_P HSSTQR4_TX2_P U4PCIE通道5数据发送正PCIE_TX5_N HSSTQR4_TX2_N U3PCIE通道5数据发送负PCIE_TX6_P HSSTQR4_TX1_P V2PCIE通道6数据发送正PCIE_TX6_N HSSTQR4_TX1_N V1PCIE通道6数据发送负PCIE_TX7_P HSSTQR4_TX0_P Y2PCIE通道7数据发送正PCIE_TX7_N HSSTQR4_TX0_N Y1PCIE通道7数据发送负PCIE_CLK_P HSSTQR3_CLK0_P L8PCIE通道参考时钟正PCIE_CLK_N HSSTQR3_CLK0_N L7PCIE通道参考时钟负
PCIE_PERST BL7_L16_N AF25PCIE板卡的复位信号
(三)SDI输出接口
底板上有2路SDI输出接口，SDI芯片是选用SEMTECH公司的GV8500SDI驱动器芯片，支持不同格式的数据输出HDcctv1.0,HD-SDI(ST292),3G_SDI(ST-424)和SD_SDI （ST259）。

其中GV8500芯片的SDI输入信号是直接跟FPGA HSSTQR1的HSST收发器TX相连接，来实现高速的SDI视频输出。

GV8500芯片和FPGA的硬件连接示意图如下图3-3-1所示：
图3-3-1SDI输出接口设计原理图
信号名称FPGA引脚名引脚号备注
SDI1_3G_TXN HSSTQR1_TX0_N D1SDI输出差分信号负SDI1_3G_TXP HSSTQR1_TX0_P D2SDI输出差分信号正SDI1_SD_HD BL1_L3_N L13SDI转换速率控制
信号名称FPGA引脚名引脚号备注
SDI2_3G_TXN HSSTQR1_TX1_N C3SDI输出差分信号负SDI2_3G_TXP HSSTQR1_TX1_P C4SDI输出差分信号正
SDI2_SD_HD BL1_L3_P L12SDI转换速率控制
(四)SDI输入接口
底板上有2路SDI输入接口,我们选用了SEMTECH公司的GV8601SDI均衡器芯片，支持不同格式的数据输入HDcctv1.0,HD-SDI(ST292),3G_SDI(ST-424)和SD_SDI （ST259）。

输入接口自适应三种速率的视频接收。

其中GV8601芯片的SDI输出信号是直接跟FPGA HSSTQR1的HSST收发器RX相连接，来实现高速的SDI视频输入。

GV8601芯片和FPGA的硬件连接示意图如下图3-4-1所示。

图3-4-1SDI输入原理图
信号名称FPGA引脚名引脚号备注
SDI1_3G_RXN HSSTQR1_RX0_N E3SDI输入差分信号负
SDI1_3G_RXP HSSTQR1_RX0_P E4SDI输入差分信号正
第二路SDI输入的引脚分配：
信号名称FPGA引脚名引脚号备注
SDI2_3G_RXN HSSTQR1_RX1_N D5SDI输入差分信号负
SDI2_3G_RXP HSSTQR1_RX1_P D6SDI输入差分信号正
(五)USB转串口
AXP392扩展板上配备了一个Uart转USB接口，用于系统调试。

转换芯片采用Silicon
Labs CP2102GM的USB-UAR芯片,USB接口采用MINI USB接口，可以用一根USB线将它连接到上PC的USB口进行核心板的单独供电和串口数据通信。

USB Uart电路设计的示意图如下图所示:
3-6-1USB转串口示意图
信号名称FPGA引脚名引脚号备注
UART_RXD BL6_L5_P AA27Uart数据输入
UART_TXD BL6_L2_N W28Uart数据输出
(六)SD卡槽
AXP392底板包含了一个Micro型的SD卡接口，以提供用户访问SD卡存储器，用于用户数据文件。

SDIO信号与FPGA的IO信号相连，支持SPI模式和SD模式，使用的SD卡为MicroSD卡。

FPGA和SD卡连接器的原理图如下图3-7-1所示。

图3-7-1SD卡槽原理图
信号名称FPGA引脚名引脚号备注
SD_CLK BL6_L6_P AA25SD时钟信号
SD_CMD BL6_L5_N AB28SD命令信号
SD_D0BL6_L10_P AB29SD数据Data0
SD_D1BL6_L9_P AD29SD数据Data1
SD_D2BL6_L9_N AE29SD数据Data2
SD_D3BL6_L6_N AB25SD数据Data3
(七)40针扩展口
底板预留了2个2.54mm标准间距的40针的扩展口J18，J33，用于连接黑金的各个模块或者用户自己设计的外面电路，扩展口有40个信号，其中，5V电源1路，3.3V电源2路，地3路，IO口34路。

扩展口的IO连接的FPGA的IO上，默认为3.3V。

J18扩展口FPGA的引脚分配如下：
J18管脚信号名称引脚号J18管脚信号名称引脚号1GND-2+5V-
3IO1_1N M234IO1_1P M22
5IO1_2N K246IO1_2P K23
7IO1_3N N248IO1_3P P23
9IO1_4N K2510IO1_4P L25
11IO1_5N N2212IO1_5P N21
13IO1_6N K3014IO1_6P L30
15IO1_7N J2216IO1_7P J21
17IO1_8N L2018IO1_8P M20
19IO1_9N M2720IO1_9P N27
21IO1_10N K2122IO1_10P L21
23IO1_11N K2924IO1_11P K28
25IO1_12N P2226IO1_12P P21
27IO1_13N M3028IO1_13P M29 29IO1_14N N2030IO1_14P N19 31IO1_15N N3032IO1_15P N29 33IO1_16N L2734IO1_16P L26
35IO1_17N M2536IO1_17P M24 37GND-38GND-
39+3.3V-40+3.3V-
J33扩展口FPGA的引脚分配如下：
J33管脚信号名称引脚号J33管脚信号名称引脚号1GND-2+5V-
3IO2_1N A214IO2_1P A20
5IO2_2N D186IO2_2P D17
7IO2_3N A228IO2_3P B22
9IO2_4N E2010IO2_4P F20
11IO2_5N E2112IO2_5P F21
13IO2_6N F2214IO2_6P G22 15IO2_7N H2216IO2_7P H21 17IO2_8N H1718IO2_8P J17
19IO2_9N K2020IO2_9P K19 21IO2_10N H1922IO2_10P J19
23IO2_11N G2024IO2_11P H20 25IO2_12N F1826IO2_12P G18 27IO2_13N C2228IO2_13P D22 29IO2_14N B2030IO2_14P C20 31IO2_15N F1732IO2_15P G17 33IO2_16N B1934IO2_16P C19 35IO2_17N C2136IO2_17P D21 37GND-38GND-
39+3.3V-40+3.3V-
(八)按键和LED灯
AXP392底板上有7个发光二极管LED,1个电源指示灯；2个串口通信指示灯，4个用户LED灯。

当开发板上电后电源指示灯会亮起；4个LED灯连接到FPGA的IO上，用户可以通过程序来控制亮和灭，当连接用户LED灯的IO电压为低时，用户LED灯点亮，当连接IO电压为高时，用户LED会被熄灭。

另外板上还有4个用户按键，默认按键信号为高，当按键按下时，按键电平为低。

用户LED灯和按键的硬件连接示意图如图3-9-1所示：
图3-9-1用户LED灯和按键硬件连接示意图
用户LED灯和按键的引脚分配
信号名称FPGA引脚名管脚号备注
LED1BL7_L19_P AF20用户LED1灯
LED2BL7_L11_P AE23用户LED2灯
LED3BL7_L3_N AB23用户LED3灯
LED4BL7_L5_N AC21用户LED4灯
KEY1BL7_L19_N AF21用户按键1
KEY2BL7_L11_N AF23用户按键2
KEY3BL7_L3_P AB22用户按键3
KEY4BL7_L5_P AC20用户按键4
(九)JTAG调试口
在AXP392底板上预留了一个10PIN的JTAG接口，用于下载FPGA程序或者固化程序到FLASH。

为了带电插拔造成对FPGA芯片的损坏，我们在JTAG信号上添加了保护二极管来保证信号的电压在FPGA接受的范围，避免芯片的损坏。

图3-10-1原理图中JTAG接口部分
(十)电源
开发板的电源输入电压为DC12V，可以通过PCIE插槽或者外接+12V电源给板子供电。

外接电源供电时请使用开发板自带的电源,不要用其他规格的电源，以免损坏开发板。

底板上通过1路DC/DC电源芯片TPS54620和1路DC/DC电源芯片MP1482转换成+5V和+3.3V 两路电源。

因为+5V电源通过板间连接器给核心板供电，所以DCDC电源的电流输出为6A，其它3.3V电源电流输出为2A。

板上的电源设计示意图如下图3-11-1所示:
图3-11-1原理图中电源接口部分
各个电源分配的功能如下表所示：
电源功能
+5.0V核心板供电电源
+3.3V SDI，SD，光纤，PCIE
(十一)结构尺寸图
图3-12-1正面图（Top View）。