数字逻辑与逻辑设计模拟卷及答案

《数字电路与逻辑设计》模拟卷
（考试时间 120分钟）
姓名 学号 班级
一．填空题（每空2分，共20分）
1．(A2.C)16=( )10
2．(110001000001)2421码=( )10
3．已知[X]反=1.1010，那么[X]真值=（ ）。

4．)13,11,10,5,1()15,14,9,8,6,2,0(),,,(d D C B A F ∑
∑
+
=
，其最简与或式
=F （ ）。

5．分析右图所示电路的逻辑关系， 写出相应的逻辑表达式F
为（
）。

6．设计一个158进制的计数器，
最少需要（ ）个触发器。

7．当用D 触发器实现T ’触发器功能时，则D 端应接（ ）端。

8．模为2n 的扭环形计数器，其无用状态数为（ ）。

A B C
D E F
F
9．如下图所示逻辑部件，其中各方框中采用模N 的计数器作N 次分频器，则Z 输出的
频率是（ ）。

10．时序逻辑电路使用时钟脉冲CP 上升沿更新状态的边沿触发器，已知CP 及输入X 的波形如下图所示，则X 的取值（从左向右）是（ ）。

二．单项选择题（每小题1分，共10分）
1．与二进制0101等值的余3码是（ ）。

（1）1010 （2）1000 （3）0001 （4）0011 2．二进制数011001的典型格雷码是（ ）。

（1）011011 （2）101101 （3）010111 （4）010101 3．表达式F=AB 可用来表示（ ）。

（1）A<B （2）A>B （3）
A>B （4）A<B
4．如将TTL “与非”门仅作为“非”门使用，则多余输入端应做（ ）处理。

（1）全部挂高 （2）其中一个接地 （3）全部接地 （4）部分接地 5．标准与或式是由（ ）构成的逻辑表达式。

（1）与项相或 （2）最小项相或 （3）最大项相与 （4）或项相与 6． 如图所示由两个”与非”门构成的
基本触发器,欲使该触发器保持现态，
则该触发器输入信号应为( )。

（1）S=R=0 （2）S=R=1 （3）S=1 R=0 （4）S=0 R=1
7．n 位二进制译码器与门阵列中，共有（ ）个二极管。

（1）n 2 （2）n ×2n （3）2n （4）n
Z
CP X
8．下图所示是（ ）触发器的状态图。

（1） RS （2） D （3） T （4）JK
9．用（ ）电路构成模8计数器的逻辑电路最简。

（1）异步计数器 （2）同步计数器
（3）环行计数器 （4）扭环行计数器
10．PLA 逻辑结构中，包含“与”阵列，它是一个（ ）阵列。

（1）部分编码 （2）全编码 （3）部分译码 （4）全译码
三．多项选择题（每小题2分，共10分）
1．设A 、B 、C 、D 是四位二进制码，若电路采用奇检验，则校验位Q 的逻辑表达式是
（ ）。

（1）A ⊕B ⊕C ⊕D ⊕1 （2）A ⊕B ⊕C ⊕D ⊕0
（3）A ⊙B ⊙C ⊙D ⊙0 （4）A ⊙B ⊙C ⊙D ⊙1
2．下列逻辑电路中，不属于组合逻辑电路的是（ ）。

（1）序列信号检测器 （2）全加器 （3）译码器 （4）数据选择器 （5）数据锁存器
3．n 个变量构成的最小项m i 和最大项M i 之间，满足关系（ ）。

（1）m i ＝M i （2）m i ＝M i
（3）m i ＋M i ＝1 （4）m i M i ＝1 （5）m i M i ＝0 4．下列触发器中，能用来构成移位寄存器的有（ ）。

（1）同步式D 触发器 （2）维持阻塞JK 触发器
（3）边沿T 触发器 （4）主从JK 触发器 （5）基本SR 触发器 5．如图所示，初始时，1Q =n
，图中（ ）能实现n 1Q Q =+n 的逻辑功能
（1） （2） （3） （4） （5）
四．改错题（每小题2分，共10分） 先找到出错位置，然后改正。

1．用九片3－8译码器构成两级选择电路，最多能实现8－72变量译码器功能。

2．对JK 型触发器，若希望其状态由0转变为1，则所加的激励信号是JK=×0。

3． 给定一个ROM 阵列逻辑图如下图所示，请将下表改写成和阵列逻辑图相应的ROM 真值表。

4
5．容量为4K ×8的PROM 电路，它的存储体可存放1024个字，可实现8个10变量的
组合逻辑函数。

五．分析题（共28分）
1．分析图示电路:
要求（1）说明电路类型及性质;
（2）写出电路状态方程和输出方程; （3）画出电路状态转换图; （4）求电路逻辑功能。

（
10分）
2．设触发器的初始状态Q=0，已知J 、K 端和CP 端的输入信号如下图所示，试分别
画出主从JK 触发器和负边沿JK 触发器的输出端Q 的波形。

（8分）
3．分析右图所示74LS194
（1）画出它的完整状态图； （2）它的计数模M=？ （3）求序列值； （4）讨论自启动能力 （即有无挂起现象）（10分）
六．设计题（共22分）
1．用JK 型触发器和PLA 实现＂0110＂序列检测器，画出逻辑阵列图。

（状态编码用自然态序）（12分）
2．用一块74LS151，一块74LS161及其它逻辑门电路实现011101序列信号发生器。

（10分）
CP
J K Q 主从 Q 负边沿
1 2 3 4 5 6 “0“1”CP
一．填空题（每空2分，共20分）
1．162.75 2．641 3．–0.0101 4．三个二维块，答案多种
5．DEF ABC + 6．8 7．Q 8．n n 22- 9．0.04MHz 10．101011
二．单项选择题（每小题1分，共10分）
1．（2） 2．（4） 3．（1） 4．（1） 5．（2） 6．（2） 7．（2） 8．（3） 9．（1） 10．（3）
三．多项选择题（每小题2分，共10分）
1．（1）（3） 2．（1）（5） 3．（2）（3）
4．（2）（3）（4） 55）
四．改错题（每小题2分，共10分） 先找到出错位置，然后改正。

1．6-64 2．JK=1× 3．
4．0101
5．它的存储体可存放4096个字，可实现8个12变量的组合逻辑函数。