边沿触发器
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A B
1
2
3
4
5
6
7
Q1 0 Q2
数字电子技术基础
谢谢观看！
数字电子技术基础
边沿触发器
边沿触发器
1.1 维持-阻塞边沿触发器 1.2 利用传输延迟的边沿触发器
边沿触发器：
触发器仅在时钟源上升沿或者下降沿到来时，才接 收输入信号，即 在CP=0或CP=1期间，输入信号的变 化不会引起触发器输出状态变化的这种触发器。
特点： 边沿触发器大大提高了触发器的可靠性，增强了触 发器的抗干扰能力。
同理，可以在该图的基础上再连接一片电路结构同图（a） 的触发器，构成八分频的分频器。
1.2 利用传输延迟的边沿触发器
工作原理：利用电路内部各个门的传输速度差异来实现边沿触发。
这种触发器多数采用下降沿触发方式，在下降 沿到达时，输出状态按照有效沿到达前一时刻的 输入信号发生翻转。
利用传输延迟的触发器电路结构复杂，在实际应 用时只需要掌握其外部特性。
分类： 目前边沿触发器电路有利用CMOS传输门的边沿触发 器、维持阻塞触发器、利用门电路传输延迟时间的边 沿触发器以及利用二极管进行电平配制的边沿触发器 等几种。
1.1 维持-阻塞边沿触发器
工作原理： 利用电路内部的维持-阻塞线来实现边沿触发。
这种触发器多数采用上升沿触发方式，在上升沿 到达时，输出状态按照有效沿到达前一时刻的输入信 号发生翻转。
例 利用传输延迟的JK触发器组成图（a）示电路。已知电 路的输入波形如图（b）所示。画出Q1、Q2端波形。设 初始Q＝0。
CP 1 2 3 4 5 6 7 A B
（a）电路结构
（b）波形图
解： 由图可以看出为下降沿触发的JK触发器，当触发器时 钟信号为下降沿时，满足JK触发器的特征方程：
则
波形如图 CP
维持-阻塞边沿触发器电路结构复杂，在实际应 用时只需要掌握其外辑符号：
例 上升沿触发的维持阻塞D触发器的输入波形如图。试 画出Q端波形。
CP 1 2 3 4 5 6 7 RD D
解：触发器输出端Q的状态变化取决于以下几个条件： 1）触发器的直接复位端和直接置位端为无效电平。低 2）触发器的有效时刻来到。 时钟信号为上升沿 3）满足特征方程。
CP 1 2 3 4 5 6 7
RD D
例 用上升沿触发的维持阻塞D触发器构成分频器。 解：如图（a），把D触发器输出端 反馈送入输入端D
此时电路满足特征方程
（a）电路结构
（b）波形图
由于Q的周期是CP周期的两倍，所以Q是CP的二分频。
如果要得到CP的四分频，可以将Q端作为时钟源送给另 一片电路结构同图（a）的触发器，如图：
1
2
3
4
5
6
7
Q1 0 Q2
数字电子技术基础
谢谢观看！
数字电子技术基础
边沿触发器
边沿触发器
1.1 维持-阻塞边沿触发器 1.2 利用传输延迟的边沿触发器
边沿触发器：
触发器仅在时钟源上升沿或者下降沿到来时，才接 收输入信号，即 在CP=0或CP=1期间，输入信号的变 化不会引起触发器输出状态变化的这种触发器。
特点： 边沿触发器大大提高了触发器的可靠性，增强了触 发器的抗干扰能力。
同理，可以在该图的基础上再连接一片电路结构同图（a） 的触发器，构成八分频的分频器。
1.2 利用传输延迟的边沿触发器
工作原理：利用电路内部各个门的传输速度差异来实现边沿触发。
这种触发器多数采用下降沿触发方式，在下降 沿到达时，输出状态按照有效沿到达前一时刻的 输入信号发生翻转。
利用传输延迟的触发器电路结构复杂，在实际应 用时只需要掌握其外部特性。
分类： 目前边沿触发器电路有利用CMOS传输门的边沿触发 器、维持阻塞触发器、利用门电路传输延迟时间的边 沿触发器以及利用二极管进行电平配制的边沿触发器 等几种。
1.1 维持-阻塞边沿触发器
工作原理： 利用电路内部的维持-阻塞线来实现边沿触发。
这种触发器多数采用上升沿触发方式，在上升沿 到达时，输出状态按照有效沿到达前一时刻的输入信 号发生翻转。
例 利用传输延迟的JK触发器组成图（a）示电路。已知电 路的输入波形如图（b）所示。画出Q1、Q2端波形。设 初始Q＝0。
CP 1 2 3 4 5 6 7 A B
（a）电路结构
（b）波形图
解： 由图可以看出为下降沿触发的JK触发器，当触发器时 钟信号为下降沿时，满足JK触发器的特征方程：
则
波形如图 CP
维持-阻塞边沿触发器电路结构复杂，在实际应 用时只需要掌握其外辑符号：
例 上升沿触发的维持阻塞D触发器的输入波形如图。试 画出Q端波形。
CP 1 2 3 4 5 6 7 RD D
解：触发器输出端Q的状态变化取决于以下几个条件： 1）触发器的直接复位端和直接置位端为无效电平。低 2）触发器的有效时刻来到。 时钟信号为上升沿 3）满足特征方程。
CP 1 2 3 4 5 6 7
RD D
例 用上升沿触发的维持阻塞D触发器构成分频器。 解：如图（a），把D触发器输出端 反馈送入输入端D
此时电路满足特征方程
（a）电路结构
（b）波形图
由于Q的周期是CP周期的两倍，所以Q是CP的二分频。
如果要得到CP的四分频，可以将Q端作为时钟源送给另 一片电路结构同图（a）的触发器，如图：