VHDL语言实现四位频率计的仿真设计

VHDL语言实现四位频率计的仿真设计
钟晓强
【期刊名称】《科技创新导报》
【年(卷),期】2008(000)008
【摘要】本文介绍了VHDL语言及其基本特点,讨论了VHDL语言在EDA中的诸多优点,并以四位频率计电路的设计为例,综合说明用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用,并给出了频率计电路的时序仿真波形.以验证结果与设计指标之间的一致性是否满足实际要求.
【总页数】2页(P206-207)
【作者】钟晓强
【作者单位】浙江工商职业技术学院,浙江宁波,315012
【正文语种】中文
【中图分类】TP31
【相关文献】
1.基于VHDL语言的数字频率计的设计与仿真 [J], 董秀洁;杨艳
2.一种基于VHDL语言的数字频率计设计 [J], 王刚
3.一种基于VHDL语言数字频率计的设计与实现 [J], 谢煜;黄为
4.基于VHDL语言的数字频率计的设计 [J], 牟洪江;杨虹;王玲
5.一种基于VHDL语言的频率计的设计与实现 [J], 谭华
因版权原因，仅展示原文概要，查看原文内容请购买。