第7章 MOS反相器

二、按比例缩小的CV理论 按比例缩小的CV理论是对CE理论的一种修正，其主要 特点是保持电源电压不变。与CE规则一样，器件和引线 的水平方向尺寸及垂直方向尺寸均按比例因子α缩小， 此处α>1。为了保证在电源电压不变情况下，漏区耗尽 层宽度按比例缩小，衬底浓度必须有相应的调整。
三、按比例缩小的QCV理论 按比例缩小的QCV理论，事实上也是CE理论的修正型。 它要求电源电压及其他电压量按而变化，以实现上述 对电压的要求。选择并没有明确的物理意义，但它们 与目前半导体工业中电源电压下降的速率比较接近。 按QCV理论缩小的器件和电路的性能折衷了CE及CV理 论各自的优点和缺点，因而表现出较好的电路性能。 器件尺寸的缩小是实现高性能超大规模集成电路的必 经之路，各种缩小尺寸的理论均有各自的特点及存在的 局限性。因此，它们只能作为缩小器件尺寸的指导性理 论，我们必须根据具体的应用和工艺的可能性，实现设 计的最佳化。
在输入电平由高变低时，MB管处于截止 态，CB上的电荷应保持不变，从而使VGSL不 变。这样一来，在自举过程中，负载管ML 就处在固定栅源偏置的工作状态。
在开始时， ML管的栅比漏低一个开启电 压，它处在饱和导通状态。 当输出电压上升到2倍VTE时，负载管的栅电压VGL便 达到VDD+ VTE ，于是ML转入非饱和导通(vDS很小)，从 而使输出高电平达到VDD ，消除了饱和E／E反相器输出 高电平的阈值损失。 因为自举电容的大小对特性有很大影响，所以要合 理选择。 由分析可见，自举效应是在输出电压上升过程中发 生的，所以直流负载特性并不因“自举”而产生变化。
作业
MOS反相器是MOS数字电路的最基本单元，它 可分为静态反相器和动态反相器。 MOS静态反相器的一般形式如图所示，其中驱 动元件通常是增强型N沟MOSFET；而负载元件可 以是电阻(E／R反相器)、增强型MOSFET(E／E反 相器)、耗尽型MOSFET(E／D反相器)或P沟 MOSFET(CMOS反相器)。 按负载元件和驱动元件之间的关系则可分为有比反 相器和无比反相器。 有比反相器在输出低电平时，驱动管和负载管同时 导通，其输出低电平由驱动管的导通电阻RON和负载管 的等效电阻REL的分压决定。为了保持足够低的低电平， 两个等效电阻应保持一定的比值。 无比反相器在输出低电平时，只有驱动管导通，负 载管是截止的，在理想情况下，其输出低电平等于零。
二、动态无比反相器 动态无比反相器工作时，其驱动管和 负载管总是交替导通的，因而对二者尺 寸的比例没有固定要求。 推挽式动态无比反相器中φ1和φ2为两 相互不重迭的时钟。φ1＝l时M3导通，于 是对电容C进行预充电，使输出电平为l。 通常把φ1叫作预充时钟。 当φ2＝l时，输出端Y依输入端D的状态而变。若D＝1， C通过M2和M1放电，使输出电平为0。若D＝0，输出电平 保持不变。通常把φ2叫作求值时钟。
②负载电容的充电和放电造成的功耗PT。 在输入为0时，NMOS管截止，PMOS管导通，输出电压是VDD或逻 辑1；在输入为1时，NMOS管导通，PMOS管截止，输出电压是 0V(VSS)或逻辑0。 无论CMOS门处于哪一种状态，两个MOS管中始终有一个管子是 截止的，由于没有从VDD到VSS的直流通路，也没有电流流入栅极， 所以，静态(稳态)电流和静态功耗PD都是0。 如果考虑扩散区和衬底之间的反向(偏置的)漏电流，则它将产 生很小的静态功耗。此时CMOS反相器的静态功耗就是器件的反向 漏电流和电源电压的乘积。
二、噪声容限
三、开关特性
在CMOS电路中，负载电容CL的 充电和放电时间限制了门的开关 速度。图7.12(a)示出一个常见的 CMOS反相器，该反相器具有表示 电容性负载的负载电容CL(由下一 级的输入电容、本级的输出电容 和连线电容组成)。 上升时间tr是波形从它的稳 态值的10％上升到90％ 所需的 时间； 下降时间tf是波形从它的稳态 值的90％下降到10％所需的时间；
延迟时间td指输入电压变化到稳态值的50％的时刻和输出电压 变化到稳态值的50％的时刻之间的时间差(延迟时间被认为是从 输入到输出的逻辑转移时间)。
四、功耗
CMOS反相器的功耗P由两部分构成：
(1)静态功耗：反向漏电流造成的功耗PD。 (2)动态功耗PS，它又由两部分组成：
①开关的瞬态电流造成的功耗PA；
7.1 自举反相器 一、饱和E/E反相器
负载管的栅极和漏极相连，VGSL=VDSL，VGD＝0，故负 载管始终工作在饱和区。 当Vi=0时，输入管截止，这时只有很小的泄漏电流 流过负载管，VGSL=VDSL＝VTE，反相器处于关态，输出 VO＝VDD－VTE 有阈值损失 为高电平。
当Vi =VDD高电平时，输入管导通，其漏源压降很小，故输入 管工作在非饱和导通状态，反相器处于开态，输出为低电平。
二自举反相器自举反相器电路比饱和假定反相器输入为高电平vdd输出为低电平vol此时负载管栅极的预置电平为因为m自举电容两端的电压为在输入电平由高变低时因为电容c两端的电压不能突变所以负载管的栅电位vgl随输出电压vo同时上升这就是自举效应
第7章 MOS反相器
7.1 自举反相器 7.2 耗尽负载反相器(E/D反相器) 7.3 CMOS反相器 7.4 静态内部反相器的设计(不讲) 7.5 动态反相器 7.6 按比例缩小理论
一、器件和引线按CE理论缩小的规则 所谓“按比例缩小”,意味着不仅简单地缩小器件的 水平尺寸,而且按同样比例缩小器件的垂直尺寸;不仅缩 小器件的尺寸,而且按比例地变化电源电压及衬底浓度。 CE理论的基本特点是：器件尺寸、电源电压及衬底 浓度这三个参数均按一个比例因子α(此处α>l，是无 量纲的常数)而变化，即所有水平方向和垂直方向的器 件尺寸均按1/ α缩小。与此同时，为了保持器件中各 处电场强度不变，所有工作电压均按同样比例降低α 倍(即乘1/ α)。 为了按同样比例缩小器件内各个耗尽层宽度,衬底浓 度应提高α倍。这里“按比例缩小”的提法是为了着 重说明器件和引线尺寸的缩小。事实上,除尺寸之外, 电源电压及衬底浓度是按同样的比例改变,并不一定缩 小。
MOS集成电路器件缩小尺寸的理论就是从器件物理出 发，研究器件尺寸缩小之后，尽可能减少这些小尺寸 效应的途径和方法。
MOS器件“按比例缩小”的理论建立在器件中的电 场强度和形状在器件尺寸缩小后保持不变的基础之上， 称为恒定电场(constant electricalfield)理论， 简称CE理论。这样，许多影响器件性能并与电场变化 呈非线性关系的因素，将不会改变其大小，而器件的 性能却得到明显的改善。 随着实践的应用需要，又提出了恒定电源电压的按 比例缩小CV(constantvoltage)理论以及准恒定电源 电压的QCV(quasi—constantvoltage)理论。
7.2 耗尽负载反相器(E/D反相器) 负载管为耗尽型MOSFET，其栅源短接。 当E／D反相器输入低电平时，输出 为高电平且VOH=VDD。 当输入高电平VDD 时，驱动管可等效 为电阻RE。在输出 电压VO很小时，有
这时耗尽型负载管处在饱 和状态，可以等效为恒流源， 因此使充电过程加快。图中 IL＝kLV2TD，于是可以求出 输出低电平
7.5 动态反相器 一、动态有比反相器 把静态E/E有比反相器的负载管改为 时钟控制就成为动态有比反相器。 工作原理：假定起始时φ＝0，输入D＝ l，则M1导通M2截止，负载电容C上的电荷 通过M1泄放，使输出Y为地电位。此后D变 为0，M1随之截止，此时Y保持地电位。 当φ上升为l时，M1截止,M2导通并对C充电,使输出Y 逐渐上升至l电平。当D再上升为l时,C才通过M1放电。 若在此期间φ没有再上升为l,输出Y就可以降到地电位。 如果D和φ同时为l，M1和M2就同时导通，Y的值为由 M1和M2宽长比所决定的低电平VOL值。为了保证足够低 的低电平值，M1和M2的宽长比就必须保持一定的比例。
7.3 CMOS反相器 一、CMOS反相器的直流特性 VTN是N型沟 道器件的 开启电压， VTP是P型沟 道器件的 开启电压。 VO=VDD B区：VTN≤Vi<VDD/2。P型器件工作在线 性区，而N型器件处于饱和。反相器在该 区的等效电路如图7.9所示，P型MOS管相 当于一电阻，N型MOS管为一电流源。
作业
7.5

C区：Vi＝VDD/2。在该区中N型和P型器件都处于饱和状态。 D区：VDD/2<Vi≤VDD+VTP。在该区内P型器件处于饱和，N型器件 工作在线性区，等效电路如图7.10所示。 E区： VDD+VTP ≤ Vi <VDD，这时P型器件截止，N型器件工作 在线性区，VO＝0。 在转换过程中，CMOS反相器中的两个MOS管都瞬时处于“导 通”状态，这将引起从电源中抽出一个窄的电流脉冲，如图 7.8中的虚线所示。
二、自举反相器
自举反相器电路比饱和 E/E反 相器增加了一个预充偏置管MB和 自举电容CB。 假定反相器输入为高电平VDD， 输出为低电平VOL，此时负载管栅 极的预置电平为 因为ML管的栅极电流为0，MB源极电流也为0，故MB管 的漏源电压为VTE。 自举电容两端的电压为
在输入电平由高变低时，因为电容CB两端的电压不 能突变，所以，负载管的栅电位VGL随输出电压Vo同时 上升，这就是自举效应。
在这种电路中，不是用上升速度较慢的充电过程进行 求值，而是通过预充高电平的保持或放电实现逻辑运算， 所以加快了工作速度。
7.6 按比例缩小理论 由前面的分析可知，缩小器件的尺寸，可以减小沟道 长度L和寄生电容，从而改善集成电路的性能和集成度。 器件尺寸的缩小，在集成电路技术发展的历史中，起着 十分重要的作用，在今后仍然是集成电路进一步发展的 一个关键因素。 MOS集成电路的缩小尺寸，包括组成集成电路的MOS 器件的缩小尺寸以及隔离和互连线的缩小尺寸三个方 面。MOS器件尺寸缩小后，会引入一系列的短沟道和窄 沟道效应。