应用于无线局域网的高速维特比译码器电路
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
应用于无线局域网的高速维特比译码器电路
刘晓莹;王一;王新安
【期刊名称】《计算机技术与发展》
【年(卷),期】2008(018)001
【摘要】介绍了一种应用于无线局域网的Viterbi译码器,在802.11aWLAN系统的多传输速率下工作,且可以在不同的编码率下工作.在电路的设计中采用了全并行加比选单元和幸存路径存储单元,应用了一种路径长度归一的方法,在不影响性能的前提下,使实现简单并且大大减低了运算量,并达到了高速、实现简单的标准.
【总页数】4页(P11-13,51)
【作者】刘晓莹;王一;王新安
【作者单位】北京大学,深圳研究生院,SOC实验室,广东,深圳,518055;北京大学,深圳研究生院,SOC实验室,广东,深圳,518055;北京大学,深圳研究生院,SOC实验室,广东,深圳,518055
【正文语种】中文
【中图分类】TN919.3+2
【相关文献】
1.维特比译码器专用集成电路（ASIC）的设计 [J], 程隆信;郑辉
2.应用于高速串行收发器的CDR电路的设计 [J], 宋何娟; 庞遵林; 孙立宏
3.应用于高速串行收发器的CDR电路的设计 [J], 宋何娟; 庞遵林; 孙立宏
4.一种适用于导航系统的维特比译码器电路设计与仿真 [J], 桂琼;李晓江
5.维特比译码器专用集成电路的设计 [J], 程隆信;郑辉
因版权原因，仅展示原文概要，查看原文内容请购买。