数字电路第8章 常用MSI时序逻辑器件及其应用

D2
D1
D0
由数据锁存器构成的四位数据寄存器
பைடு நூலகம்
第 8章 常用MSI时序逻辑器件及其应用
一、寄存器
1、状态寄存器（多个FF做在一起） 由多个D触发器(边沿触发)组成的触发型集成寄存器，如
74LS171(4D)、74LS175(4D)、74LS174(6D)、 74LS273(8D)等。还有 由JK-FF构成的型号，如74LS276（4个JK-FF） 。举例如下：
第 8章 常用MSI时序逻辑器件及其应用
② 同步清零
设计M进制计数器要选取前M个状态。计数器从S0开始计数。当 计数器进入SM-1状态时，利用SM-1状态产生清0信号并反馈到同步清0端。 清0信号要等到下一个时钟到来时，才完成清0动作，使计数器返回S0。
可见，同步清零没有过渡状态，其示意图如下图实线所示。
电路。 二、移位寄存器
相当于D型FF（边沿触发器）或RS-FF，进行串行（也可并 行）多位存储功能的电路。 三、计数器
相当于T型FF或JK-FF，是模值N>=2的计数器。
第 8章 常用MSI时序逻辑器件及其应用
一、寄存器
因为一个FF能存储一位二进制代码， 所以用n个FF组成的寄 存器能存储一组n位二进制代码。
Q0Q3Q2Q1（Q3接CP0端：5421BCD，最高位Q0的占空比为50%)
第 8章 常用MSI时序逻辑器件及其应用
CP Q3 Q2 Q1 Q0 0 0000 1 0 0 0 1* 2 0010 3 0 0 1 1* 4 0100 5 0 1 0 1* 6 0110 7 0 1 1 1* 8 1000 9 1 0 0 1*
（三）分类
1、同步计数器：所有FF随CP同时翻转
（1）加法计数器——十进制，如74LS160；十六进制，如74LS161； （2）双时钟加/减计数器——十六进制计数器，如74LS193； （3）单时钟加/减计数器——十进制，如74LS668；十六进制，如74LS669；
2、异步计数器： FF翻转有先后之分
• 74LS160/74LS161
同步十进制/十六进制加法计数器
CR
──异步清零端
LD
──同步置数端
D0~D3 Q0~Q3 CO
──数据输入 ──数据输出 ──进位输出
CTP &CTT ──工作状态控制端
74LS160/74LS161功能表
(MSB)
Q PA
T
CP
C
r
A
QQ
BC
74161 BC
Q
D
OC D LD
计数使能控制端COUNT
第 8章 常用MSI时序逻辑器件及其应用
三、计数器
（五） 集成计数器的级联 1. 异步级联 用前一级计数器的输出作为后一级计数器的时钟信号。这种信号可 以取自前一级的进位输出，也可直接取自前一级的计数输出。 此时若后 一级计数器有计数允许控制端，则应使它处于允许计数状态。 下图为用两片74160按异步级联方式组成的 10×10=100进制计数器。 第二级的时钟由第一级输出C提供。第一级每经过10个状态向第二级提 供一个时钟有效沿，使第二级改变一次状态。
第 8章 常用MSI时序逻辑器件及其应用
二、移位寄存器
分析以下单向右移移位寄存器
Q3
FF3
Ri
1D
C1
Q2 FF2
1D C1
Q1 FF1
1D C1
FF0
1D C1
RD
RD
RD
RD
CP
/CLR 清0
维持—阻塞型D-FF构成的四位右移寄存器
Q0 Ro
在该电路中，CP为时钟脉冲输入端；清0端信号将使寄存器清0
各触发器的激励方程为 D3 Ri , D2 Q3, D1 Q2 , D0 Q1
Ri为外部串行数据输入 Ro为外部串行数据输出（或称移位输出） Q3Q2Q1Q0为外部并行数据输出
第 8章 常用MSI时序逻辑器件及其应用
二、移位寄存器
集成移位寄存器举例—74LS195 Q0的值来自JK或D0 Q1的值来自Q0或D1 Q2的值来自Q1或D2 Q3的值来自Q2或D3 74LS195功能表
状态循环中不包含SM状态。
存在缺点：1. 有过渡态；2. 清0不可靠（清0信号随着计数器被置0而 消失，如果FF的复位速度有快有慢，则可能慢的还未复位，清0 信号就消失了，导致清0不彻底）。
解决方法：解决第二缺点的方法是加一个基本RS触发器。
第 8章 常用MSI时序逻辑器件及其应用
例：用复位法实现基于74LS161的十进制计数器
级的进位输出信号作为下级的工作状态控制信号（计数允许或使 能信号）。只有当进位（借位）信号有效时，时钟输入才能对后 级计数器起作用。
下 图 为 用 两 片 十 进 制 计 数 器 74160 按 同 步 级 联 方 式 组 成 的 10×10=100进制计数器。
&
1
D0 D1 D2 D3
EP
C
ET
74LS160
Q4 Q5 Q6
6次右移后，此时 Q0~Q6=“DIDIDIDI DIDIDI” 片Ⅱ的Q3=0（置数信号）： 不能移位又同步置数为 “DI0111111” Q3=1；
片ⅡQ3 =0也作转换结束 标志，通知并行输出；
第 8章 常用MSI时序逻辑器件及其应用
74LS195典型应用
②并行-串行转换
74LS171 功能表
1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q
Cr
74LS171
CP
1D 2D 3D 4D
74LS171 的逻辑符号
注：Cr为异步清0端；当Cr=1时，在CP上升沿作用下，输出Q接收输 入代码，若CP无效时输出保持不变。
第 8章 常用MSI时序逻辑器件及其应用
一、寄存器
2、缓冲寄存器（在状态寄存器上多了一些控制端） 由带使能端(电位控制式)D触发器构成的锁存型集成寄存器，
8421BCD
CP Q0 Q3 Q2 Q1 0 0000 1 0001 2 0010 3 0011 4 0 1* 0 0 5 1000 6 1001 7 1010 8 1011 9 1 1* 0 0
5421BCD
第 8章 常用MSI时序逻辑器件及其应用
三、计数器
（四） 集成计数器举例
• 74LS162 / 74LS163 （同步清除） 同步十进制/十六进制加法计数器
CP
(1)
LD
RD
Q0 Q1 Q2 Q3
1
D0 EP ET
CP Q0
D1 D2 D3
74LS160 (2)
Q1 Q2 Q3
进位输出
C
LD RD
1
CP
课本P. 232上的例子
第 8章 常用MSI时序逻辑器件及其应用
8.2 应用MSI的时序电路
一、计数型时序电路的设计 二、序列信号发生器（略） 三、控制器的设计（略）
（1）“二－五”式——十进制计数器，如74LS196； （2）“二－八”式——十六进制计数器，如74LS197；
第 8章 常用MSI时序逻辑器件及其应用
三、计数器
（四） 集成计数器举例 • 74LS290：二一五——十进制异步计数器
置9
清零
功能：
①二进制计数（CP0为计数输入端，Q0为计数输出端); ②五进制计数（CP1为计数输入端，Q3Q2Q1为计数输出端，五进制异步计数); ③十进制计数：Q3Q2Q1Q0（Q0接CP1端：8421BCD，最高位Q3的占空比为20%)
S0
S1
S2
S3
同步清零
异步置 0
SM-2
SN-1
SM
SM-1
暂态
例：用复位法实现基于16进制计数器74LS163的10进制计数器
第 8章 常用MSI时序逻辑器件及其应用 这种方法适用于有预置功能的计数器
⑤ ①④ ②③
由波形图可知，在计数脉冲CP下降沿到达后，Q由0 变为1，所以清0信号的时间宽度与CP的高电平时间相同。
第 8章 常用MSI时序逻辑器件及其应用
1111
1110
1101
1100
1011
0000
0001
0010
0011
1010 暂态
1001
1000
0111
0110
0100 0101
完整的状态图
如74LS375(4D)、74LS363(8D)、 74LS373(8D)等。举例如下： 74LS373 功能表
1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q EN1
74LS373 EN0
1D 2D 3D 4D 5D 6D 7D 8D
74LS373的逻辑符号
注：当EN0EN1 =01 时，输出Q随输入D变化，接收输入代码 当EN0EN1 =00 时，锁存代码 当EN0 =1时，输出端的三态门处于禁止状态，因此输出为高阻
工作原理：
•在启动信号和CP的作用 下，同步置数为 “0DI0DI1…DI6”，此时 串行输出第一位DI6 ； •在CP作用下置1右移； •6个CP后，串行数据全 部输出，此时G1=0； •下一CP又并行置数；
第 8章 常用MSI时序逻辑器件及其应用
三、计数器
（一）定义 有计数功能的电路
（二）作用 计数、定时、分频、产生节拍脉冲以及数字运算等
第 8章 常用MSI时序逻辑器件及其应用
第8章 常用MSI时序逻辑器件及应用
8.1 常用时序MSI的分类 8.2 应用MSI的时序电路
第 8章 常用MSI时序逻辑器件及其应用
8.1 常用时序MSI的分类
常用MSI时序器件按功能分为三类：
一、寄存器 相当于D型锁存器或D型触发器，具有并行多位存储功能的
① 异步清零
设计M进制计数器要选取前M+1
S0
S1
S2
S3
个状态。
计数器从S0开始计数。当计数器 进入SM状态时，利用SM状态产生清0 信号并反馈到异步清0端，使计数器
立即返回S0状态。如左图。
异步置 0 SN-1
SM-2
SM 暂态
SM-1
由于是异步清0，只要SM状态一出现便立即被置成S0状态，因此SM 状态只在极短的瞬间出现，通常称它为“过渡态”。在计数器的稳定
实现模M (＜N)计数器的具体方法有两种：
反馈清零法(使用清0控制端)
反馈置数法(使用置数控制端)
1、反馈清零法 计数器从S0开始计数，计满M个状态后产生清0信号，使计数器恢
复到初态S0，然后再重复上述过程。 反馈清零法分两种情况：① 异步清零；② 同步清零。
第 8章 常用MSI时序逻辑器件及其应用
对寄存器中使用的FF只要求具有置1、置0功能即可， 因而无 论是用基本RS-FF，还是用数据锁存器、主从结构或边沿触发的 FF，都可组成寄存器。
在接收数码时，各位数码是同时进入触发器，而输出数码也 是同时输出，称并行输入并行输出寄存器。
Q3
Q2
Q1
Q0
接收
C1 1D
C1 1D
C1 1D
C1 1D
D3
异步清零 同步置数
保持-右移 置0 -右移 翻转-右移 置1 -右移 不变
第 8章 常用MSI时序逻辑器件及其应用
74LS195典型应用
①串行-并行转换
工作原理
异步清零CR=0 Q3=0, 在CP作用下同步置数为 “DI011 1111” Q3=1；
片ⅡQ3=1时，同步移位： DI Q0 Q1 Q2 Q3
第 8章 常用MSI时序逻辑器件及其应用
二、移位寄存器
移位寄存器：具有移位功能的寄存器 分类
1.单向移位寄存器（分左移与右移） 2.双向移位寄存器 数据输入 1、串行输入：单向输入和双向输入
(P184图6-2-7：控制信号M=0时左移，M=1时右移) 2、并行输入:
(1)异步并行输入（通过RD，SD端输入，不受CP控制） (2)同步并行输入（通过D端输入，受CP控制） 数据输出：1、串行输出； 2、并行输出 输入输出方式：串入-并出； 串入-串出； 并入-串出； 并入-并出 移位寄存器的应用：见教科书
传统逻辑符号
同步置数
第 8章 常用MSI时序逻辑器件及其应用
三、计数器
（四） 集成计数器举例 •74LS193 双时钟同步十六进制加/减法计数器 （异步清除、异步置数、加/减控制、独立进位和借位输出） 功能表如下：
第 8章 常用MSI时序逻辑器件及其应用
三、计数器
（四） 集成计数器举例 •74LS191 单时钟同步十六进制加/减法计数器 （异步置数、加/减控制、计数控制、串行CP输出、进位/借位输出） 功能表如下：
1
D0 D1 D2 D3
EP
C
ET
74LS160
CP
(1)
LD
RD
Q0 Q1 Q2 Q3
1
CP
&
1
D0 D1 D2 D3
EP
C
进位输出
ET
1
CP
74LS160
(2)
LD
RD
Q0 Q1 Q2 Q3 1
第 8章 常用MSI时序逻辑器件及其应用
三、计数器
（五） 集成计数器的级联
2. 同步级联
同步级联时，时钟信号同时接到各片的时钟输入端，用前一
第 8章 常用MSI时序逻辑器件及其应用
一、计数型时序电路的设计
思想：设计数器的最大计数值为N，若要得到一个模值为M(＜N)的 计数器，则只要在N进制计数器的顺序计数过程中，设法使之跳过 (N-M)个状态，只在其中的M个状态中循环就可以了。 方法：使用反馈电路去控制MSI计数器的清零、置数等控制端。