微型计算机原理及应用第6章

合集下载

单片微型计算机原理及应用_课后习题答案_山东理工

单片微型计算机原理及应用_课后习题答案_山东理工

《单片微型计算机原理及应用》习题参考答案姜志海刘连鑫王蕾编著电子工业出版社目录第1章微型计算机基础 (2)第2章半导体存储器及I/O接口基础 (4)第3章MCS-51系列单片机硬件结构 (11)第4章MCS-51系列单片机指令系统 (16)第5章MCS-51系列单片机汇编语言程序设计 (20)第6章MCS-51系列单片机中断系统与定时器/计数器 (26)第7章MCS-51系列单片机的串行口 (32)第8章MCS-51系列单片机系统扩展技术 (34)第9章MCS-51系列单片机键盘/显示器接口技术 (36)第10章MCS-51系列单片机模拟量接口技术 (40)第11章单片机应用系统设计 (44)第1章微型计算机基础1.简述微型计算机的结构及各部分的作用微型计算机在硬件上由运算器、控制器、存储器、输入设备及输出设备五大部分组成。

运算器是计算机处理信息的主要部分;控制器控制计算机各部件自动地、协调一致地工作;存储器是存放数据与程序的部件;输入设备用来输入数据与程序;输出设备将计算机的处理结果用数字、图形等形式表示出来。

通常把运算器、控制器、存储器这三部分称为计算机的主机,而输入、输出设备则称为计算机的外部设备(简称外设)。

由于运算器、控制器是计算机处理信息的关键部件,所以常将它们合称为中央处理单元CPU(Central Process Unit)。

2.微处理器、微型计算机、微型计算机系统有什么联系与区别?微处理器是利用微电子技术将计算机的核心部件(运算器和控制器)集中做在一块集成电路上的一个独立芯片。

它具有解释指令、执行指令和与外界交换数据的能力。

其内部包括三部分:运算器、控制器、内部寄存器阵列(工作寄存器组)。

微型计算机由CPU、存储器、输入/输出(I/O)接口电路构成,各部分芯片之间通过总线(Bus)连接。

以微型计算机为主体,配上外部输入/输出设备、电源、系统软件一起构成应用系统,称为微型计算机系统。

微机原理及应用参考答案

微机原理及应用参考答案

名师整理优秀资源参考答案第一章计算机中的数制和码制第二章计算机概述一、填空题1.82.23. 10244. 25.5、11001.1、00100101.0101B5. 1000010B、42H、66H6. 41.625、29.AH7. 10001101B8. 11001001、110010109. -128 ~ +12710. 系统软件、应用软件11. 电子管、超大规模集成电路二、单选题1. A4. C2. C5.A 3.D 6. C三、分析简答题1. 8086 CPU 的总线根据其中信息传送的类型可分为几种?哪几种?答:8086 CPU 的总线根据其中信息传送的类型可分为三种种,分别是:数据总线、地址总线和控制总线2. 写出-25 的原码、反码、补码,并将补码转换成十六进制数 (设机器字长为8 位)。

答:X=-25=-11001BX 原码:10011001BX 反码:11100110BX 补码:11100111B = E7H名师整理 优秀资源 3. 举例说明什么是机器数,什么是真值?答: 将符号数值化了的数称为机器数。

如: -18=-10010B(真值);机器数为: 10010010B第三章 半导体存贮器一、填空题1. ROM 、RAM2. 6 个3. 8、4二、单选题1. A 5. C2 . B3 . D4 . B6 . C7 . B三、分析简答题1. 在对存储器芯片进行片选时,全译码方式、部分译码方式和线选方式各有何特点?答: ①全译码方式: 存储器芯片中的每一个存储单元对应一个唯一的地址。

译码需要的器件多;②部分译码方式:存储器芯片中的一个存储单元有多个地址。

译码简单;③线选:存储器芯片中的一个存储单元有多个地址。

地址有可能不连续。

不需要译码。

四、硬件接口设计题1. 答:(1)A10~08088CPUWEA10~0#CSY4WEA10~01#CS1Y5名师整理优秀资源(2) 存储器类型为RAM 总容量为4K×8地址范围: 0# 2000H-27FFH1# 2800H-2FFFH2. 答:(9 分)(1) 存储器类型:RAM该系统的存储器容量为:6K×8位(或:6K 字节)(2) 1#芯片的地址范围:1000H ~ 17FFH2#芯片的地址范围:0800H ~ 0FFFH3#芯片的地址范围:0000H ~ 07FFH3. 1)1K×42)2K×8或2KB3)地址分配范围第一组: A19~ A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最小地址最大地址第二组:0 ~0 ~0 ~0 ~111111111111111111110 00000H~1 003FFH0 00400H~1 007FFH第四章微型计算机及微处理器的结构和组成一、填空题1. BIU、EU、指令的译码和指令执行2. 4、16、16、6、20名师整理优秀资源3. 8、164.1、2二、单选题1 . B2 . B三、分析简答题1. 8086/8088 微处理器内部有那些寄存器,它们的主要作用是什么?答:执行部件有8个16位寄存器,AX、BX、CX、DX、SP、BP、DI、SI。

微机第6章并行通信和串行通信

微机第6章并行通信和串行通信
(2)同步传送:5~8位/字符,内部或外部同步可 自动插人同步字符
(3)异步传送:5~8位/字符,时钟速率为通信波 特率的1、16或64倍
(4)可自动产生、检测和处理终止字符, 可产生1、1.5或2位的停止位
(5)波特率在同步方式时为0~64Kbps, 异步方式时为0~19.2Kbps
(6)全双工、双缓冲器发送器和接收器
3. 信号传输方式(续)
常用的调制方式有三种: 调幅、调频和调相,分别如下图所示。
4. 调制解调器
• 调制(Modulating)
– 把数字信号转换为电话线路传送的模拟信号
• 解调(Demodulating)
– 将电话线路的模拟信号转换为数字信号
• 调制解调器MODEM
– 具有调制和解调功能的器件合制在一个装置
与并行相比串行通信的特点
将数据分解成二进制位用一条信号线, 既传送数据信息,又传送控制信息
要求数据格式固定,分为异步和同步数 据格式
串行通信中对信号的逻辑定义与TTL不 兼容,需进行逻辑关系和逻辑电平转换
串行传送信息的速率需要控制,要求双 方约定通信传输的波特率
6.4 可编程并行通信接口芯片8255A
3.端口C的使用较特殊,除工作在方式0作为数据端 口之外,当工作在方式1和方式2时,它的大部分 引脚被用作联络信号,端口C还可以进行按位置位 /复位操作
二.8255A的编程结构
8255A由以下几部分组成:见图 1.三个数据端口A,B,C 这三个端口均可看作是I/O 口,但它们的结构和功能也 稍有不同。 A口:是一个独立的8位I/O 口,它的内部有对数据
字符速率与波特率两者关系
字符速率:每秒钟传输的字符数。 波特率:指单位时间内传送二进制数据的 位数。单位为:b/s

微型计算机原理作业第六章 习题与思考题

微型计算机原理作业第六章 习题与思考题

第六章习题与思考题典型例题解析例6-1 试述PC微机中断系统的分类与特点。

答:PC微机系统中断包括硬件(外部)中断和软件(内部)中断两大类。

硬件中断包括不可屏蔽中断NMI和可屏蔽中断INTR。

它们都由外部硬件产生。

软件中断包括软件中断INT nH和CPU内部特殊中断,它们由内部中断指令或执行程序过程中出现异常产生的。

软件中断又有DOS中断和BIOS中断之分。

硬件中断的特点是:(1)硬中断是外部事件而引起的中断,因此,硬件中断具有随机性和突发性。

(2)在硬件中断响应周期,CPU需要发中断回答信号(非屏蔽硬件中断不发中断回答信号)。

(3)硬件中断的中断号由中断控制器提供(非屏蔽硬件中断的中断号由系统指定为02H)(4)硬件中断一般是可屏蔽的(非屏蔽硬件中断是不可屏蔽的)。

软件中断的特点是:(1)软件中断是执行中断指令而产生的,无需外部施加中断请求信号。

在程序需要调用某个中断服务程序时,只要安排一条相应中断指令,就可转去执行所需要的中断程序,因此,中断的发生不是随机的,而是由程序安排好的。

(2)在软件中断响应周期,CPU不需要发中断回答信号。

(3)软件中断的中断类型号是在指令中直接给出,因此,不需要使用中断控制器。

(4)软件中断是不可屏蔽的。

例6-2 试述可编程控制器8259A的作用。

答:可编程控制器8259A在协助CPU处理中断事务中所起的作用主要是:(1)接受和扩充外部设备的中断请求。

外设的中断请求,并非直接送到CPU,而是通过8259A接受进来,再由它向CPU提出中断请求。

一片8259A可授受8个中断请求,经过级联可扩展到8片8259A,能接受64个中断请求。

(2)进行中断优先级排队。

外设的中断优先级排队,并不是CPU安排,而是由8259A安排的。

即由8259A中断请求输入引脚(IR)的编号决定的。

连到IR0上的外设中断优先级最高,连到IR7上的外设中断优先级最低。

(3)向CPU提供中断类型号。

《微机原理及接口技术》第六章

《微机原理及接口技术》第六章

2、CPU对中断的响应
关中断:CPU响应中断后,发中断响应(INTA)信号的同时,内部自动实现关中断 保留断点:封锁IP+1,入栈保存CS:IP。 保护现场:由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序:中断服务程序起始地址,执行中断服务。
恢复现场:将中断服务程序入栈保存的REG内容弹出,恢复现场。 开中断与返回:中断服务的最后一条指令,出栈恢复CS:IP,恢复主程序运行,使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点:

J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚:NMI和INTR引脚,用于外部中断 源产生的中断请求,可分为以下两种: 1、可屏蔽中断 INTR (18脚) INTR线上的请求信号是电平触发的。当IF=0,CPU中断不响应,这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位,达到控制的目的。 STI CLI ;IF←1,开中断,CPU才能响应INTR线上的中断请求。 ;IF←0,关中断,CPU不响应INTR线上的中断请求。
对于系统专用中断,系统将自动提供0~4中断类型号,保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR,外接口电路产生中断类型号。目前8259A产生。

最新微型计算机原理与应用习题集及答案

最新微型计算机原理与应用习题集及答案

微型计算机原理与应用习题集及答案微型计算机原理与应用习题集目录第1章概述 (1)第2章计算机中的数制与编码 (2)第3章微处理器及其结构 (4)第4章 8086/8088CPU指令系统 (9)第5章汇编语言程序设计 (17)第6章存储器系统 (27)第7章中断技术 (31)第8章输入/输出接口技术 (37)第9章串行通信技术及其接口芯片 (42)模拟试题(一) (44)参考答案 (48)模拟试题(二) (49)参考答案 (52)模拟试题(三) (53)参考答案 (56)河南理工大学 2006--2007 学年第 1 学期 (58)参考答案 (61)近年来某高校硕士研究生入学试题 (63)参考答案 (66)近年某高校研究生入学考试试题 (70)参考答案 (74)近年某高校攻读硕士学位研究生试题 (75)参考答案 (77)第1章概述一、填空题1.电子计算机主要由运算器、控制器、存储器、输入设备和输出设备等五部分组成。

2.运算器和控制器集成在一块芯片上,被称作CPU。

3.总线按其功能可分数据总线、地址总线和控制总线三种不同类型的总线。

4.计算机系统与外部设备之间相互连接的总线称为系统总线(或通信总线);用于连接微型机系统内各插件板的总线称为系统内总线仅供学习与交流,如有侵权请联系网站删除谢谢78(板级总线);CPU内部连接各寄存器及运算部件之间的总线称为内部总线。

5.迄今为止电子计算机所共同遵循的工作原理是程序存储和程序控制的工作原理。

这种原理又称为冯·诺依曼型原理。

二、简答题1.简述微处理器、微计算机及微计算机系统三个术语的内涵。

答:微处理器是微计算机系统的核心硬件部件,它本身具有运算能力和控制功能,对系统的性能起决定性的影响。

微处理器一般也称为CPU;微计算机是由微处理器、存储器、I/O接口电路及系统总线组成的裸机系统。

微计算机系统是在微计算机的基础上配上相应的外部设备和各种软件,形成一个完整的、独立的信息处理系统。

郑学坚《微型计算机原理及应用》笔记和课后习题详解-第6章 PC的总线及整体机构【圣才出品】

郑学坚《微型计算机原理及应用》笔记和课后习题详解-第6章 PC的总线及整体机构【圣才出品】

第6章 PC的总线及整体机构6.1 复习笔记一、总线概述1.总线分类按在微机系统的不同层次和位置,总线可分为内部总线与CPU总线、局部总线和输入输出接口总线3类。

(1)内部总线与CPU总线①内部总线是处于微处理器芯片内部的总线,是用来连接片内运算器、控制器、寄存器等各功能部件的信息通路。

内部总线的对外引线就是CPU总线。

②CPU总线用来实现CPU与主板上的存储器、芯片组、输入输出接口等的信息传输。

③根据使用功能CPU总线又被分为地址总线、数据总线和控制总线。

局部总线和输入输出接口总线都源自CPU内部和外部的地址总线、数据总线和控制总线。

(2)局部总线局部总线是在印刷电路板上连接主板上各个主要部件的公共通路,微机主板上并排的多个插槽就是局部总线扩展槽。

(3)输入输出接口总线输入输出接口总线又称为通信总线,它用于微型计算机系统与系统之间,微型计算机系统与外部设备,如打印机、磁盘设备或微型计算机系统与仪器仪表之间的通信通道。

2.总线操作(1)Pentium微处理机系统中的各种操作,包括存储器的读操作和写操作以及输入操作和输出操作,本质上都是通过总线进行的信息交换,统称为总线操作。

(2)在同一时刻,总线上只能允许一对主控设备(master)和从属设备(slave)进行信息交换。

一对主控设备和从属设备之间一次完成的信息交换,通常称为一个数据传送周期或一个总线操作周期。

二、局部总线1.ISA局部总线ISA总线是在原PC/XT总线的基础上经过扩充修改而成的,原PC/XT总线的信号线均不改变,在原62线的基础上再增加36根信号线,ISA总线的信号线共98根。

2.PCI局部总线PCI局部总线的时钟频率为系统主板时钟频率的1/2,是ISA总线的4倍。

PCI扩展总线最突出的特点是实现了外部设备自动配置功能,按PCI总线规范设计的设备连入系统后能实现自动配置I/O端口寄存器地址、存储器缓存区、中断资源与自动检测诊断等操作。

微型计算机原理与接口技术(何宏)章 (6)

微型计算机原理与接口技术(何宏)章 (6)

第6章 输入/输出接口技术
2.端口编址方式 既然端口可被微处理器访问,如同存储单元,那么每个端口 也存在着编址的方式问题。在当今流行的各类微机中,对I/O接口 的端口编址有两种办法,即端口统一编址和端口独立编址。用 Motorola公司的微处理器,如6800、68000系列构成的微型机采用 前一种方法;而用Zilog和Intel 公司的微处理器,如Z-80、Z800、8086/8088、80286、80386、80486、Pentium等系列构成的 微型机都采用后一种方法。
期(WR为低电平时)呈现在数据总线上,这样短的时间用于向低速 外围设备传送是不可能的,因此,要在接口电路中设置数据锁存 器,将CPU输出的信息先放在锁存器中锁存,再由外设进行处理, 以解决双方的速度匹配问题。
第6章 输入/输出接口技术
2.缓冲隔离功能 CPU与外设的信息交换是通过CPU的数据总线完成的,系统不 允许外设长期占用数据总线,而仅允许被选中的设备在读周期(或 写周期)占用数据总线。通过接口电路,就可以实现外围设备信息 在CPU允许期内传递到CPU数据总线上,其他时间对CPU总线呈高阻 状态,这样,设备之间可互不干扰。一般在接口电路中设置输入 三态缓冲器满足上述要求。 3.转换功能 通过接口电路,可以实现模拟量与数字量之间的转换。若外 设电平幅度不符合CPU要求,则通过接口电路进行电平匹配,也可 以实现串行数据与并行数据的转换。
息、状态信息和控制信息3种类型。 1.数据信息 CPU和外围设备交换的基本信息就是数据,数据通常为8位或
16位。数据信息大致分为以下3种类型。 (1) 数字量。数字量是指由键盘、磁盘、扫描仪等输入设备
读入的信息,或者主机发送给打印机、磁盘、显示器、绘图仪等 输出设备的信息,它们是二进制形式的数据或是以ASCII码表示的 数据及字符,通常为8位。

微机接口ppt课件第6章微型计算机中的存储器

微机接口ppt课件第6章微型计算机中的存储器

程写入。 2021/8/17
42
电可擦除可编程只读存储器EEPROM (Electrically EPROM):与EPROM类似, 只是使用电信号进行擦除,比EPROM更为 方便。
闪速存储器(Flash Memory):新型的 半导体存储器,具有非易失性、电擦除 性和高可靠性。
2021/8/17
2021/8/17
19
计算地址范围的方法是: 译码器的输入信号(A19~A13)为0011111
(高7位地址), 低13位地址(A12~A0)可以是全0到全1之间。
2021/8/17
20
2021/8/17
图6-4 6264的全地址译码连接
21
只将系统总线的部分高位地址线作为译码器 的输入,从而得到存储器芯片地址范围的译 码连接方式称为部分地址译码连接。
每个存储矩阵由7条行地址线和7条列地址线 选择相应的存储单元。
7条行地址线经过译码器产生128条行选择线, 可选择128行;
7条列地址线经过译码器产生128条列选择线, 可选择128列。
2021/8/17
28
2021/8/17
29
2.动态RAM 2164的工作过程
2021/8/17
30
2021/8/17
2021/8/17
24
1.2164的引脚及内部结构
2164是一个64K×1位的动态RAM芯片 其引脚包含8条地址线A0~A7 数据输入端DIN,数据输出端DOUT 行地址选通RAS,列地址选通CAS 写允许端WE(高电平时为数据读出,低
电平时为数据写入),如图6-6所示。
2021/8/17
由于16K=214,故每个芯片有14位地址线,8 条数据线。

微型计算机原理 第六章 存储器

微型计算机原理 第六章 存储器

3、存储器带宽 单位时间里存储器所存取的信息量,位/秒
4、功耗
半导体存储器的功耗包括“维持功耗”和“操作功耗”。 与计算机的电源容量和机箱内的散热有直接的联系 保证速度的情况下,减小功耗
5、可靠性 可靠性一般是指存储器(焊接、插件板的接触、存储器模块的复杂性)抗外界电磁场、温度等因变化干扰的能力。在出厂时经过全
28系列的E2PROM
① +5V供电,维持电流60mA,最大工作电流160mA ② 读出时间250ns ③ 28引脚 DIP封装 ④ 页写入与查询的做法: 当用户启动写入后,应以(3至20)微秒/B的速度,连续向有关地 址写入16个字节的数据,其中,页内字节由A3至A0确定,页地址 由A12至A4确定,整个芯片有512个页,页加载 如果芯片在规定的20微秒的窗口时间内,用户不再进行写入,则芯 片将会自动把页缓冲器内的数据转存到指定的存储单元,这个过程 称为页存储,在页存储期间芯片将不再接收外部数据。CPU可以通 过读出最后一个字节来查询写入是否完成,若读出数据的最高位与 写入前相反,说明写入还没完成,否则,写入已经完成。
3)R/W(Read/Write)读/写控制引线端。
4)WE写开放引线端,低电平有效时,数据总线上的数据被写入 被寻址的单元。 4、三态双向缓冲器 使组成半导体RAM的各个存储芯片很方便地与系统数据总线相
连接。
6.2.2 静态RAM
1、静态基本存储单元电路
基本单元电路多为静态存储器半导体双稳态触发器结构, NMOS\COMS\TTL\ECL等制造工艺而成。 NMOS工艺制作的静态RAM具有集成度高、功耗价格便宜等优点,
6.2.4
RAM存储容量的扩展方法
1、位扩展方式:16Kx1扩充为16Kx8

第6章微机原理课件

第6章微机原理课件

态仍能保持。如要写“0”, I/O线线为“1”,I/O线为“0”,这
使V1导通,V2截止。只要不掉电,这个状态会一直保持,除非 重新写入一个新的数据。对所存的内容读出时,仍需地址译码
器的某一输出线送出高电平到V5、V6管栅极,即此存储单元被
选中,此时V5、V6导通。于是,V1、V2管的状态被分别送至I/O 线、 I/O线,这样就读取了所保存的信息。显然,存储的信息
图6.2 六个MOS管组成的静态RAM存储电路
第6章 主 存 储 器
若V1截止,则A点为高电平,它使V2导通,于是B点 为低电平,这又保证了V1的截止。同样,V1导通而V2截止,
这是另一个稳定状态。因此,可用V1管的两种状态表示
“1”或“0”。由此可知,静态RAM保存信息的特点是和 这个双稳态触发器的稳定状态密切相关的。显然,仅仅能
2013年6月8日星期六
第6章第6页共120页
第6章 主 存 储 器
2) 可编程ROM 可编程ROM简称PROM(Programable ROM)。PROM由 厂家生产出的“空白”存储器,根据用户需要,利用特殊方法 写入程序和数据,即对存储器进行编程。但只能写入一次,写 入后信息是固定的,不能更改。它PROM类似于掩膜ROM, 适合于批量使用。
第6章 主 存 储 器
第6章 主 存 储 器
6.1 概述 6.2 随机存储器(RAM) 6.3 只读存储器(ROM) 6.4 CPU与存储器的连接 6.5 IBM-PC/XT中的存储器
6.6 扩展存储器及其管理
习题6
第6章第1页共120页
2013年6月8日星期六
第6章 主 存 储 器
6.1 概
6.1.1 存储器的一般概念和分类
2013年6月8日星期六

微型计算机原理与应用知识点总结

微型计算机原理与应用知识点总结

第一章计算机基础知识一、微机系统的基本组成1.微型计算机系统由硬件和软件两个部分组成。

(1)硬件:①●诺依曼计算机体系结构的五个组成部分:运算器,控制器,存储器,输入设备,输入设备。

其特点是以运算器为中心。

②现代主流的微机是由●诺依曼型改进的,以存储器为中心。

③●诺依曼计算机基本特点:核心思想:存储程序;基本部件:五大部件;信息存储方式:二进制;命令方式:操作码(功能)+地址码(地址),统称机器指令;工作方式:按地址顺序自动执行指令。

(2)软件:系统软件:操作系统、数据库、编译软件应用软件:文字处理、信息管理(MIS)、控制软件二、微型计算机的系统结构大部分微机系统总线可分为3类:数据总线DB(Data Bus),地址总线AB(Address Bus),控制总线CB(Control Bus)。

总线特点:连接或扩展非常灵活,有更大的灵活性和更好的可扩展性。

三、工作过程微机的工作过程就是程序的执行过程,即不断地从存储器中取出指令,然后执行指令的过程。

★例:让计算机实现以下任务:计算计算7+10=?程序:mov al,7Add al,10hlt指令的机器码:10110000(OP)0000011100000100(OP)0000101011110100(OP)基本概念:1.微处理器、微型计算机、微型计算机系统2.常用的名词术语和二进制编码(1)位、字节、字及字长(2)数字编码(3)字符编码(4)汉字编码3.指令、程序和指令系统习题:1.1,1.2,1.3,1.4,1.5第二章8086/8088微处理器一、8086/8088微处理器8086微处理器的部结构:从功能上讲,由两个独立逻辑单元组成,即执行单元EU和总线接口单元BIU。

执行单元EU包括:4个通用寄存器(AX,BX,CX,DX,每个都是16位,又可拆位,拆成2个8位)、4个16位指针与变址寄存器(BP,SP,SI,DI)、16位标志寄存器FLAG(6个状态标志和3个控制标志)、16位算术逻辑单元(ALU)、数据暂存寄存器;EU功能:从BIU取指令并执行指令;计算偏移量。

微型计算机原理与接口技术第六章课后答案pdf

微型计算机原理与接口技术第六章课后答案pdf

第六章1. CPU与外设交换数据时,为什么要通过I/O接口进行?I/O接口电路有哪些主要功能?答:CPU和外设之间的信息交换存在以下一些问题:速度不匹配;信号电平不匹配;信号格式不匹配;时序不匹配。

I/O接口电路是专门为解决CPU与外设之间的不匹配、不能协调工作而设置的,处于总线和外设之间,一般应具有以下基本功能:⑴设置数据缓冲以解决两者速度差异所带来的不协调问题;⑵设置信号电平转换电路,来实现电平转换。

⑶设置信息转换逻辑,如模拟量必须经 A/D变换成数字量后,才能送到计算机去处理,而计算机送出的数字信号也必须经D/A变成模拟信号后,才能驱动某些外设工作。

⑷设置时序控制电路;⑸提供地址译码电路。

2. 在微机系统中,缓冲器和锁存器各起什么作用?答:缓冲器多用在总线上,可提高总线驱动能力、隔离前后级起到缓冲作用,缓冲器多半有三态输出功能。

锁存器具有暂存数据的能力,能在数据传输过程中将数据锁住,然后在此后的任何时刻,在输出控制信号的作用下将数据传送出去。

3. 什么叫I/O端口?一般的接口电路中可以设置哪些端口?计算机对I/O端口编址时采用哪两种方法?在8086/8088CPU中一般采用哪些编址方法?答:在CPU与外设通信时,传送的信息主要包括数据信息、状态信息和控制信息。

在接口电路中,这些信息分别进入不同的寄存器,通常将这些寄存器和它们的控制逻辑统称为I/O 端口。

一般的接口电路中可以设置数据端口、状态端口和命令端口。

计算机对I/O端口编址时采用两种方法:存储器映像寻址方式、I/O单独编址方式。

在8086/8088CPU中一般采用I/O单独编址方式。

4. CPU与外设间传送数据主要有哪几种方式?答:CPU与外设间的数据传送方式主要有:程序控制方式、中断方式、DMA方式。

程序控制传送方式:CPU与外设之间的数据传送是在程序控制下完成的。

⑴无条件传送方式:也称为同步传送方式,主要用于对简单外设进行操作,或者外设的定时是固定的或已知的场合。

微机原理第6章 8086或8088微机系统的功能组件

微机原理第6章 8086或8088微机系统的功能组件

6.3 中断控制器Intel 8259A 6.3.1 概述
6.3.2 Intel 8259A的功能
6.3.3 8259A的结构 6.3.4 8259A芯片的工作方式
6.3.5 8259A在IBM PC/XT机的外部中断系统
中的应用
6.4 可编程DMA控制器DMAC 8237A 6.4.1 概述 6.4.2 DMA控制器8237A
CLK0 GATE0 OUT0

读写 控制逻辑
据 总 线
计数器 1
CLK1 GATE1 OUT1 CLK2 GATE2 OUT2
计数器 2
6.2 可编程定时/计数器 8253/8254
6.2.3 8253的工作方式
根据对工作方式寄存器中控制字M2、M1和M0的不同 设置,8253可以工作于6种不同的工作方式。表6.2列出了 8253 不同工作模式下效果。
6.2 可编程定时/计数器 8253/8254
表6.2 8253 不同工作模式下效果
工作方式 0 1 2 3 工作效果 OUT的输出
计数器初值装 载特征
重装载
GATE的作用 低或变为低 禁止计数 — ①禁止计数 ②立即使输出为高 ①禁止计数 ②立即使输出为高 禁止计数 — 上升沿 — 高电平 允许计数 — 允许计数 允许计数
6.2 可编程定时/计数器 8253/8254
8253 的内部结构逻辑见图 6.3 。它主要由 4 个基本的
单元组成,它们是:
•数据总线缓冲器单元 •读写控制逻辑单元
•控制字寄存器单元
•3个计数器逻辑单元。
6.2 可编程定时/计数器 8253/8254
D7~D0
数据总线 缓冲器
计数器 0
内 部

大学_《微型计算机原理及应用》(吴宁著)课后习题答案下载

大学_《微型计算机原理及应用》(吴宁著)课后习题答案下载

《微型计算机原理及应用》(吴宁著)课后习题答案下载《微型计算机原理及应用》(吴宁著)内容提要目录第1章计算机基础1.1 数据、信息、媒体和多媒体1.2 计算机中数值数据信息的表示1.2.1 机器数和真值1.2.2 数的表示方法——原码、反码和补码1.2.3 补码的运算1.2.4 定点数与浮点数1.2.5 BCD码及其十进制调整1.3 计算机中非数值数据的信息表示1.3.1 西文信息的表示1.3.2 中文信息的表示1.3.3 计算机中图、声、像信息的表示1.4 微型计算机基本工作原理1.4.1 微型计算机硬件系统组成1.4.2 微型计算机软件系统1.4.3 微型计算机中指令执行的基本过程 1.5 评估计算机性能的主要技术指标1.5.1 CPU字长1.5.2 内存储器与高速缓存1.5.3 CPU指令执行时间1.5.4 系统总线的传输速率1.5.5 iP指数1.5.6 优化的内部结构1.5.7 I/O设备配备情况1.5.8 软件配备情况习题1第2章 80x86/Pentium微处理器2.1 80x86/Pentium微处理器的内部结构 2.1.1 8086/8088微处理器的基本结构2.1.2 80386CPU内部结构2.1.3 80x87数学协处理器2.1.4 Pentium CPU内部结构2.2 微处理器的主要引脚及功能2.2.1 8086/8088 CPU引脚功能2.2.2 80386 CPU引脚功能2.2.3 Pentium CPU引脚功能2.3 系统总线与典型时序2.3.1 CPU系统总线及其操作2.3.2 基本总线操作时序2.3.3 特殊总线操作时序2.4 典型CPU应用系统2.4.1 8086/8088支持芯片2.4.2 8086/8088单CPU(最小模式)系统 2.4.3 8086/8088多CPU(最大模式)系统 2.5 CPU的工作模式2.5.1 实地址模式2.5.2 保护模式2.5.3 虚拟8086模式2.5.4 系统管理模式2.6 指令流水线与高速缓存2.6.1 指令流水线和动态分支预测2.6.2 片内高速缓存2.7 64位CPU与多核微处理器习题2第3章 80x86/Pentium指令系统3.1 80x86/Pentium指令格式3.2 80x86/Pentium寻址方式3.2.1 寻址方式与有效地址EA的概念 3.2.2 各种寻址方式3.2.3 存储器寻址时的段约定3.3 8086/8088 CPU指令系统3.3.1 数据传送类指令3.3.2 算术运算类指令3.3.3 逻辑运算与移位指令3.3.4 串操作指令3.3.5 控制转移类指令3.3.6 处理器控制类指令3.4 80x86/Pentium CPU指令系统3.4.1 80286 CPU的增强与增加指令 3.4.2 80386 CPU的增强与增加指令 3.4.3 80486 CPU增加的指令3.4.4 Pentium系列CPU增加的指令 3.5 80x87浮点运算指令3.5.1 80x87的数据类型与格式3.5.2 浮点寄存器3.5.3 80x87指令简介习题3第4章汇编语言程序设计4.1 程序设计语言概述4.2 汇编语言的程序结构与语句格式 4.2.1 汇编语言源程序的框架结构4.2.2 汇编语言的语句4.3 汇编语言的伪指令4.3.1 基本伪指令语句4.3.2 80x86/Pentium CPU扩展伪指令 4.4 汇编语言程序设计方法4.4.1 程序设计的基本过程4.4.2 顺序结构程序设计4.4.3 分支结构程序设计4.4.4 循环结构程序设计4.4.5 子程序设计与调用技术4.5 模块化程序设计技术4.5.1 模块化程序设计的特点与规范4.5.2 程序中模块间的关系4.5.3 模块化程序设计举例4.6 综合应用程序设计举例4.6.1 16位实模式程序设计4.6.2 基于32位指令的实模式程序设计 4.6.3 基于多媒体指令的实模式程序设计 4.6.4 保护模式程序设计4.6.5 浮点指令程序设计4.7 汇编语言与C/C 语言混合编程4.7.1 内嵌模块方法4.7.2 多模块混合编程习题4第5章半导体存储器5.1 概述5.1.1 半导体存储器的分类5.1.2 存储原理与地址译码5.1.3 主要性能指标5.2 随机存取存储器(RAM)5.2.1 静态RAM(SRAM)5.2.2 动态RAM(DRAM)5.2.3 随机存取存储器RAM的应用5.3 只读存储器(ROM)5.3.1 掩膜ROM和PROM5.3.2 EPROM(可擦除的PROM)5.4 存储器连接与扩充应用5.4.1 存储器芯片选择5.4.2 存储器容量扩充5.4.3 RAM存储模块5.5 CPU与存储器的典型连接5.5.1 8086/8088 CPU的'典型存储器连接5.5.2 80386/Pentium CPU的典型存储器连接 5.6 微机系统的内存结构5.6.1 分级存储结构5.6.2 高速缓存Cache5.6.3 虚拟存储器与段页结构习题5第6章输入/输出和中断6.1 输入/输出及接口6.1.1 I/O信息的组成6.1.2 I/O接口概述6.1.3 I/O端口的编址6.1.4 简单的I/O接口6.2 输入/输出的传送方式6.2.1 程序控制的输入/输出6.2.2 中断控制的输入/输出6.2.3 直接数据通道传送6.3 中断技术6.3.1 中断的基本概念6.3.2 中断优先权6.4 80x86/Pentium中断系统6.4.1 中断结构6.4.2 中断向量表6.4.2 中断响应过程6.4.3 80386/80486/Pentium CPU中断系统6.5 8259A可编程中断控制器6.5.1 8259A芯片的内部结构与引脚6.5.2 8259A芯片的工作过程及工作方式 6.5.3 8259A命令字6.5.4 8259A芯片应用举例6.6 82380可编程中断控制器6.6.1 控制器功能概述6.6.2 控制器主要接口信号6.7 中断程序设计6.7.1 设计方法6.7.2 中断程序设计举例习题6第7章微型机接口技术7.1 概述7.2 可编程定时/计数器7.2.1 概述7.2.2 可编程定时/计数器82537.2.3 可编程定时/计数器82547.3 可编程并行接口7.3.1 可编程并行接口芯片8255A7.3.2 并行打印机接口应用7.3.3 键盘和显示器接口7.4 串行接口与串行通信7.4.1 串行通信的基本概念7.4.3 可编程串行通信接口8251A7.4.3 可编程异步通信接口INS82507.4.4 通用串行总线USB7.4.5 I2C与SPI串行总线7.5 DMA控制器接口7.5.1 8237A芯片的基本功能和引脚特性 7.5.2 8237A芯片内部寄存器与编程7.5.3 8237A应用与编程7.6 模拟量输入/输出接口7.6.1 概述7.6.2 并行和串行D/A转换器7.6.3 并行和串行A/D转换器习题7第8章微型计算机系统的发展8.1.1 IBM PC/AT微机系统8.1.2 80386、80486微机系统8.1.3 Pentium及以上微机系统8.2 系统外部总线8.2.1 ISA总线8.2.2 PCI局部总线8.2.3 AGP总线8.2.4 PCI Express总线8.3 网络接口与网络协议8.3.1 网络基本知识8.3.2 计算机网络层次结构8.3.3 网络适配器8.3.4 802.3协议8.4 80x86的多任务保护8.4.1 保护机制与保护检查8.4.2 任务管理的概念8.4.3 控制转移8.4.4 虚拟8086模式与保护模式之间的切换 8.4.5 多任务切换程序设计举例习题8参考文献《微型计算机原理及应用》(吴宁著)目录本书是普通高等教育“十一五”国家级规划教材和国家精品课程建设成果,以教育部高等学校非计算机专业计算机基础课程“基本要求V4.0”精神为指导,力求做到“基础性、系统性、实用性和先进性”的统一。

计算机原理与应用习题(1-6章)

计算机原理与应用习题(1-6章)

第1章微机系统导论1.2微处理器、微型计算机和微型计算机系统之间有何联系与区别?答:微处理器是微型计算机的中央处理器,微型计算机是微型计算机系统硬件部分的核心部件。

微处理器是指由一片或几片大规模集成电路组成的具有运算器和控制器功能的中央处理器部件。

微型计算机又称主机,是指以微处理器为核心,配上存储器、输入/输出接口电路及系统总线所组成的计算机。

微型计算机系统是指以微型计算机为中心,配以相应的外围设备(如硬盘、显示器、键盘、鼠标等)、电源和辅助电路(统称硬件)以及指挥微型计算机工作的软件系统(如系统软件、应用软件)所构成的系统。

1.3一个基本的微机硬件系统的组成部分包括哪几部分?实际微机硬件系统一般都由哪些部件组成?答:一个基本的微机硬件系统的组成包括微处理器芯片、存储器芯片与输入输出接口芯片。

微处理器芯片是微机的运算和控制中心,存储器芯片(内存)用来存储程序和数据,输入输出接口芯片是微机与外设之间的接口。

主流微机硬件系统一般由主机(包括CPU、主存储器RAM、CPU外围芯片组和总线插槽)、外设接口卡、外部设备(如显示器、键盘、鼠标)及电源等部件组成。

1.6 一个最基本的微处理器由哪几部分组成?它们各自的主要功能是什么?答:一个最基本的微处理器由运算器、控制器和内部寄存器阵列3个部分组成。

运算器又称为算术逻辑单元(ALU),用来进行算术或逻辑运算以及位移循环等操作;控制器包括指令寄存器(IR)、指令译码器(ID)、可编程逻辑阵列(PLA),三者共同作用完成取指控制、执指控制等操作;内部寄存器的数量和类型视具体的微处理器类型而定,一般包括累加器、数据寄存器、程序计数器、地址寄存器和标志寄存器等,用以存放对应的数据,供控制器和运算器使用。

1.7 试说明程序计数器PC在程序执行过程中的具体作用与功能特点。

答:PC中存放着正待取出的指令的地址。

根据PC中的指令地址,CPU准备从存储器中取出将要执行的指令。

微机原理及应用(第五版)

微机原理及应用(第五版)

-2x109到2x109
长整数
Байду номын сангаас
64
-9x1018到9x1018
压缩BCD
80
-99…99到99..99(18位)
短实数
32
-3.39x10-38到3.39x1038
长实数
64
-1.19x10-308到1.19x10308
临时实数
80
-1.19x10-4932到1.19x104932
微机原理及应用
1.2.1 整型数 80387支持长整型数,而80386支持字节整型数.
微机原理及应用
2.1.3 输入/输出设备及其接口电路
输入设备:将程序、原始数据及现场信息以计算机能 识别的形式送到计算机中,供计算机自动计 算或处理。(键盘 鼠标 数字化仪 扫描仪 A/D等)
[-0]原=10000000 综上述
[X]原={
X 2n-1-X
X为正 X为负
微机原理及应用
2).补码和反码
举一实例:3点钟-7小时=8时
3点钟+5小时=8时
即:3-7=3+5
为什么?
答:时钟是以12为模,5是-7的补码.
在计算机中采用补码主要原因有二,一是 可以将减法变成加法来运算.二是补码的符号 位可以参加运算.
微机原理及应用
3).移码
针对补码不易比较大小的缺点而出现了移码
[X]移= 2n-1 -1+X 2n-1-1为偏移量
X>-2n-1 且X<=2n-1
例如:X=+10010B=+18,Y=-10010B=-18
[X]移= 26-1 -1+X=011111+010010=110001B [Y]移= 26-1 -1+Y=011111-010010=001101B
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

6.1.1 简介
CPU 寄存器
速度快 容量小
高速缓存 (Cache)
主存储器
辅助存储器
速度慢 容量大
“金字塔”形存储系统层次结构

越往上,层次越高,离 CPU 越近,速度越快,容量越小, 单位容量价格越高;而越往下,层次越低,离 CPU越远,速 度越慢,容量越大,单位容量价格越低。
• •
在“金字塔”形存储层次中,高速缓冲存储器的访问速 度可与 CPU相匹配,但是其容量比主存储器更小。任何时候, Cache 中的信息是主存储器中一部分信息的副本。当 CPU 需 要访问主存储器时,根据给定的主存储器地址迅速判定该地 址中的信息是否已进入 Cache 中,如果已进入 Cache 中,则 经地址变换后立即访问 Cache;如果不在 Cache 中,则直接 访问主存储器。微型计算机与存储器频繁地交换信息,但是 存储器的工作速度和 CPU的速度相比,总是要低 1到2个数量 级,所以存储器的工作速度是影响微型计算机运算速度的一 个“瓶颈”。因此计算机存储器系统的发展就是围绕着“提 高速度、扩大容量、降低成本”而不断革新。
(3)功耗。 功耗在用电池供电的系统中是非常重要的,如用于野外作 业的微型机系统。CMOS器件能够很好地满足低功耗的要求, 但用CMOS制造的器件中,每个电路单元都要用同样的芯片面 积,这使每个器件的容量减少,同时CMOS器件的速度较慢。 功耗和速度是成正比的,因此,既要达到低功耗又要满足高速 度是很困难的。当前高密度金属氧化物半导体技术(HMOS) 制造的存储器件在速度、功耗、容量几方面有很好的折衷。 (4)存取速度。 存储器的存取速度,是影响计算机工作速度的诸多因素中 的主要因素。存储器的存取速度是以存储器的存取时间来衡量 的,存取时间就是指从 CPU 给出有效的存取地址,启动一次存 储器读/写操作,到存储器操作完成所经历的时间。存储器的存 取时间与芯片的制造工艺、体系结构等多种因素有关。虽然 MOS 存储器在速度上仍赶不上双极型存储器,但由于其低功耗 、高集成度、低成本,在组成大容量存储器时,仍不失为一种 理想的选择。
静态存储器SRAM在微型计算机系 统中已经得到广泛的应用。常用的 SRAM芯片有2114(1K×4)、2142 (1K×4)、6116(2K×8)、6232 (4K×8)、6264(8K×8)、62256 (32K×8)、628128(128K×8)、 628512(512K×8)、6281000 (1M×8)等。这些芯片的结构相似, 只是地址线的多少、存储容量的大小 以及存取时间的长短不同。下面以 2114、6116为例来进行说明。
第6章 存储器
第6章 存储器
• 6.1 存储器的概念、分类和要素
• 6.2 内存储器 • 6.3 IBM-PC/XT中的存储器、扩展存储器及其管理 • 6.4 外存储器 • 6.5 CPU与存储器的连接
6.1 存储器的概念、分类和要素
• 6.1.1 简介
• 6.1.2 半导体存储器的分类 • 6.1.3 选择存储器件的考虑因素
(6)可靠性。 通常以平均无故障工作时间来衡量存储器的可靠性 。存储器的可靠性主要取决于管脚的接触、插件板的 接触以及存储器模板的复杂性。器件的引脚的减少和 内存结构的模块化都有利于提高存储器的可靠性。 (7)集成度。 集成度是指在一片数平方毫米的芯片上集成的基本 存储电路数。一个基本存储电路存储一个二进制位, 因此集成度常用“位/片”来表示。目前超大规模集成 电路存储器的集成度可达256K位/片、1M位/片等。
• 2.静态RAM(SRAM) • 静态基本存储电路实际上是一种半导 体双稳态触发器,可以用各种工艺制成。 由于用 NMOS工艺制作的静态 RAM具有集 成度高、价廉、功耗低等特点,其应用范 围 最 为 广 泛 ; 用 CMOS 工 艺 制 作 的 静 态 RAM则以超低功耗为特点,因而在某些场 合具有特殊的用途。。
(5)性能/价格比。 性能 / 价格比用来衡量存储器的经济性能。它 是存储容量、存取速度、可靠性、价格等的一个 综合指标。一般来说,存储器的价格随着容量的 增大及速度的提高而上升。在选择存储器时,价 格也是一个重要因素,也就是要选择一个性能 / 价格比较高的存储器。存储器的价格,是由存储 器本身的价格和存储模块中接口电路的价格组成 的。其中后一种价格对不同容量的模块都是相同 的,所以应选取模块少、存储容量大的方式来设 计存储器。
静 态 RAM ( SRAM )
随机存取存 储器(RAM) 动 态 RAM ( DRAM ) 半导体 存储器 只读存储器 (ROM) 掩膜式ROM 可编程ROM(PROM)
可擦除PROM(EPROM) 电可擦除PROM(E2PROM)
闪 速 存 储 器 (Flash Memory)
MOS型RAM又分为: l 静态RAM(Static RAM)简称SRAM。静态RAM由6只 MOS管组成的双稳态触发电路作基本存储单元,状态稳定,只 要不掉电,信息就不会丢失,不需要刷新电路。集成度低于 动态RAM,故一般使用于小容量存储器系统。 l 动态RAM(Dynamic RAM)简称DRAM。动态RAM 是以MOS管的栅极对其衬底间的分布电容来储存信息的,基 本存储单元有6管型、4管型、3管型和单管型,因此集成度高、 功耗低,但因泄漏电流存在,需定时对DRAM进行刷新。DRAM 多用于大存储容量的系统。 l非易失RAM(Nonvolatile RAM)简称NVRAM。它是由静 态RAM和E2PROM共同构成的存储器。正常使用与静态RAM相同, 而一旦电源掉电时,则把静态RAM中的信息保存在E2PROM 中, 从而信息不会因掉电而丢失,用于存储重要信息及掉电保护。
B 1
T6
D 位 线
T7 0 I/O 1
T8
列选线Y
1
I/O
6管CMOS静态存储电路图
T1、T2、T5、T6为N沟 道增强型管; T3、T4 为P沟道增强型管。T1、 T2组成触发器,T3和 T4为负载电阻,T5和 T6是控制门,根据T1、 T2的状态,这个电路 可用来存储信息“0” 或“1”。T1、T2交叉 耦合,当T1管(NMOS) 导通,而T3(PMOS) 截止时,节点被拉到A 低电位,并且该电位 被交叉耦合到T2和T4, 使T4管(PMOS)通、 T2管(NMOS)断,因 而节点B被拉到高电位 Vcc。
6.1.2 半导体存储器的分类
• 按使用元件分类 半导体存储器可分为: 双极型(BJT)和单极型(FET)两类。 (1)双极型:特点:工作速度快、集成度低、功 耗大、成本高.高速缓存(Cache)常用。 (2)单极型:特点是:集成度高、功耗小、成本 低,但速度较双极型器件慢。内存,常用。
2.从应用角度分类
6.1.3 选择存储器件的考虑因素
• 易失性
• 存储容量
• 功耗
• 存取速度
• 性能/价格比
• 可靠性
• 集成度
返 回
(1)易失性: 是区分存储器种类的重要外部特性之一。如果某 种存储器在断电之后,仍能保存其中的内容,则称 为非易失性存储器;否则,就叫易失性存储器。对 于易失性存储器来说,即使电源只是瞬间断开,也 会使原有的指令和数据完全丢失。因此,计算机每 次启动时,都要对这部分存储器中的程序进行装载。 在大多数微型机使用场合,要求系统必须至少有一 部分存储器是非易失性的。 外部存储器一般都是非易失性的,如软盘、硬盘、 磁带。在半导体存储器中,ROM是非易失性的存储器。 在微型计算机系统中,用 ROM来存放系统启动程序、 监控程序和BIOS(基本输入/输出)等固定程序。

RAM的组成
• • • • • 1.存储体 存储芯片的主体,它由若干个存储单元组成。 一个存储单元为一个字节, 存放8位二进制信息 。 每个存储单元有一个地址(称为存储单元地址) 存储体总是按照二维矩阵的形式来排列存储元电路。 体内基本存储元的排列结构通常有两种。 一种是“多字一 位”结构(简称位结构),其容量表示成N字×1位。例如, 1K×1位,4K×1位。另一种排列是“多字多位”结构(简称 字结构),其容量表示为:N字×4位/字或N字×8位/字。如 静态RAM的6116为2K×8,6264为8K×8等。 2.地址译码器 3. 读/写驱动电路 4.三态数据缓冲器 5.控制电路
6.2.1 随机读写存储器(RAM)
• RAM的基本结构及组成 • 静态RAM(SRAM) • 动态RAM(DRAM) • 新型RAM技术及芯片
1.RAM的基本结构及组成
存储体总是按照二维矩阵的形式来排列存储元电路。 地址线 •接收来自 CPU的N位 地址 地址,经 线 译码后产 生地址选 择信号 控制线 地 址 译 码 器 存 储 … … 矩 阵 读 写 驱 动 电 路 三态 数据 缓冲器 \
14 2114 6 13
SRAM芯片应用
(1)Intel 2114 引脚及其符号功能说明
A6 1 2 18 17 VCC A7 A8 A9 D0 D1 D2 D3 WE

符号 A0 ~ A9 D0 ~ D3
名称 地址线
功能 接相应地址总线,用于 对某存储单元寻址
A5
A4 A3 A0 A1 A2 CS
3 4 5
16 15
双向数 用于数据的写入和读出 据线 片选线 低电平时,选中该芯片
控制电路
数据线 控制电路接收片选信号 及来自CPU的读/写控制 信号,形成芯片内部控 制信号 随机存储器的基本结构框图
三态数据缓冲 器用于暂存自 CPU的写入数 据或从存储体 内读出的数据。 芯片内部数据 信号经双向三 态门挂接到数 据总线上。当 不对存储器芯 片进行读/写 操作时,芯片 选择信号无效, 输出开放信号 也无效,存储 器芯片的三态 双向缓冲器其 输出端呈高阻 状态,完全与 数据总线隔离。
(2)存储容量。 存储器容量是计算机的重要技术指标。常用位或字节容量来 表示器件的存储功能。通常用存储芯片的存储地址单元数 M与 一个存储单元所存储信息位数 N(即数据线位数)的乘积表示 ,即M×N。如:8K×2的芯片和4K×4的芯片,两者位容量是 相同的。一个存储器一般是由若干个存储芯片组成的,通常选 取同类型的芯片来实现。 但容量的提高受到所用CPU的寻址范围、所供选用的存储芯 片的速度、成本等诸多因素的限制,故不能设计得很大。在存 储器的选取上,应选择那些存储单元集成度高、速度快的芯片 。
相关文档
最新文档