处理器总线时序和系统总线

合集下载

第4章 PC机的总线结构和时序

返回本节
第4章
PC机的总线结构和时序
4.2 IBM PC/XT CPU子系统和PC/AT机的系统板 4.2.1 8086微处理器的结构 4.2.2 IBM PC/XT的CPU子系统 4.2.3 IBM PC/AT的系统板
第4章
PC机的总线结构和时序
4.2.1 8086微处理器的结构
4.2.1.1 8086的功能结构 4.2.1.2 8086的寄存器结构
返回本节
第4章
PC机的总线结构和时序
4.3 IBM PC 的系统总线及时序
1．读周期的时序 2．写周期的时序
第4章
PC机的总线结构和时序
1．读周期的时序（图4-10）
图4-10 8086读总线周期
第4章
PC机的总线结构和时序
一个基本的读周期一般包含如下几个状态：
T1状态： T2状态： T3状态： Tw状态： T4状态：
第4章
PC机的总线结构和时序
2．执行部件EU
执行部件的功能就是负责从指令队列取指令并执行。从编程结构图可见，执行部件由下列几个部分组成：（1）4个通用寄存器，即AX、BX、CX、 DX；（2）4个专用寄存器：（3）标志寄存器FR；（4）算术逻辑单元ALU。
第4章
PC机的总线结构和时序
第4章
PC机的总线结构和时序
4.1.2.1 什么是总线
总线能为多个部件服务，总线的基本工作方式通常是由发送信息的部件分时地将信息发往总线，再由总线将这些信息同时发往各个接收信息的部件。究竟由哪个部件接收信息，要由CPU给出的设备地址经译码产生的控制信号来决定。
返回本节
第4章
PC机的总线结构和时序
第4章

8086的总线操作和时序及工作模式

（Input and Output/Memory） ➢I/O或存储器访问，输出、三态 ➢该引脚输出高电平时，表示CPU将访问I/O端口，这时地址总线A15 ~ A0提供16位I/O口地址 ➢该引脚输出低电平时，表示CPU将访问存储器，这时地址总线A19 ~ A0提供20位存储器地址
READY
RESET
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI
INTR CLK GND
8088
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9
32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
状态Ti
总线操作与时序
➢ 时序（Timing）是指信号高低电平（有效或无效）变化及相互间的时间顺序关系
➢ 总线时序描述CPU引脚如何实现总线操作
5.1 时钟周期、总线周期和指令周期
描述总线操作的CPU时序有三级 ◦ 指令周期 → 总线周期 → 时钟周期指令周期（Instruction Cycle） 1、 8086CPU执行一条指令所需要的时间称为指令周期（Instruction Cycle）。 2、一个指令周期由一个或若干个总线周期组成，不同指令的指令周期不是等长的，最短为一个总线周期，长的指令周期，如乘法指令周期，长达124个时钟周期。
地址总线
数据总线
数据总线
控制总线

微机原理8088的总线与时序

微机原理8088的总线与时序8088是Intel公司于1979年推出的一款16位微处理器。

它主要用于个人计算机IBM PC和互补金属氧化物半导体技术（CMOS）中。

8088的总线结构包括内部总线和外部总线。

内部总线通过内部连接的数据通路在不同的功能部件之间传输数据和控制信号。

外部总线则用于连接8088与外部设备，如内存、输入输出（I/O）设备等。

8088的总线宽度为16位，分为数据总线、地址总线和控制信号总线。

数据总线用于传输数据，宽度为16位，可以同时传输一个字节（8位）或一个字（16位）。

地址总线用于寻址，其宽度为20位，可以寻址1MB空间。

控制信号总线至少包括读（RD）、写（WR）、片选（CS）、内存读（MREQ）、I/O读（IOR）和时钟这些基本信号。

8088的时序包括外设周期、读周期、写周期和I/O周期。

外设周期用于与外部设备进行通信，包括读写外设内容和控制外设。

读周期用于从内存或外设读取数据到寄存器或内部缓冲器中。

写周期用于将内部寄存器或内部缓冲器中的数据写入到内存或外设中。

I/O周期用于从外部设备读取或写入数据。

在时序方面，8088采用了同步时序设计。

时钟信号周期（CLK周期）用于同步各个部件的工作。

时钟信号由外部提供，频率为4.77MHz，即每个时钟周期为210ns。

在一个时钟周期内可以完成一个机器周期的工作。

8088的机器周期分为5个时钟周期，即一个机器周期需要5个时钟周期完成。

根据不同的操作，一个机器周期又可以分为多个时钟周期。

不同的操作需要不同的时钟周期数来完成，包括指令周期、内存周期、I/O周期等。

具体的时序可以通过查阅8088的数据手册得到。

总的来说，8088的总线结构和时序是保证处理器与外部设备通信的关键。

通过总线结构的设计和时序的安排，8088能够快速、准确地与外部设备交互，实现数据、控制信号和地址的传输和处理。

同时，时序的设计也要考虑到时钟频率、数据传输速度等因素，以确保系统的稳定性和可靠性。

第4章微处理器8086的总线结构和时序

8086微处理器具有两种不同的工作方式：最小方式和最大方式，两种方式构成两种不同规模的应用系统。为减少引脚，采用分时复用的地址/数据总线，因而部分引脚具有两种功能。
8
8086的两种工作方式

最小方式

仅由一个8086微处理器构成小规模的应用系统 8086本身提供所有的控制总线信号多处理器构成较大规模的应用系统，例如可以接入数值协处理器8087 8086和总线控制器8288共同形成控制总线信号

最大方式

9
8086的两种工作方式（1）

两种方式利用MN/MX引脚区别 MN/MX接高电平为最小工作方式 MN/MX接低电平为最大工作方式两种方式下的内部操作并没有区别 IBM PC/XT采用最大方式本书以最小方式展开基本原理
通常在信号名称加上划线（如：MX）表示低电平有效
⑴ 引脚的功能 ⑵ 信号的流向 ⑶ 有效电平 ⑷ 三态能力
输出正常的低电平、高电平外，还可以输出高阻的第三态
通常采用英文单词或其缩写表示
信号从芯片向外输出，还是从外部输入芯片，或者是双向的
起作用的逻辑电平高、低电平有效、上升、下降边沿有效
7
8086微处理器级总线的特点

41
最大方式下的引脚定义（续1）
1、 S2、S1、S0

总线周期状态信号，输出，三态。这三个信号连接到总线控制器8288的输入端， 8288对它们译码后可以产生系统总线所需要的各种控制信号。三个信号的代码组合以及对应的操作见下表

总线周期中的时钟周期也被称作“T状态” 4个时钟周期编号为T1、T2、T3和T4 时钟周期的时间长度就是时钟频率的倒数

精选chap4微机总线技术规范与总线标准管理khn

4.2.1 SoC的片内总线
片上总线特点简单高效结构简单：占用较少的逻辑单元时序简单：提供较高的速度接口简单：降低IP核连接的复杂性灵活，具有可复用性地址/数据宽度可变、互联结构可变、仲裁机制可变功耗低信号尽量不变、单向信号线功耗低、时序简单片内总线标准ARM的AMBA 、IBM的CoreConnectSilicore的Wishbone、Altera的Avalon
高速IO总线
低速IO总线
微机系统中的内总线（插板级总线）
微机系统中的外总线（通信总线）
总线分类
按所处位置(数据传送范围)
片内总线
芯片总线（片间总线、元件级总线）
系统内总线（插板级总线）
系统外总线（通信总线）
非通用总线（与具体芯片有关）
通用标准总线
地址总线
控制总线
按总线功能
数据总线
并行总线
串行总线
特点：各主控模块共用请求信号线和忙信号线，其优先级别由其在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目较多时，总线请求响应的速度较慢；
菊花链（串行）总线仲裁
主控模块1
主控模块2
主控模块N
允许BG
请求BR
忙BB
总线仲裁器
……
三线菊花链仲裁原理
任一主控器Ci发出总线请求时，使BR＝1任一主控器Ci占用总线，使BB＝1，禁止BG输出主控器Ci没发请求(BRi=0)，却收到BG(BGINi＝l)，则将BG向后传递(BGOUTi＝l)当BR＝1，BB＝0时，仲裁器发出BG信号。此时，BG＝1，如果仲裁器本身也是一个主控器，如微处理器，则在发出BG之前BB＝0时，它可以占用一个或几个总线周期若Ci同时满足：本地请求(BRi=1)；BB=0；检测到BGINi端出现了上升沿。接管总线。Ci接管总线后，BG信号不再后传，即BGOUTi＝0

微机原理及接口技术重点及例题

第一章思考题与习题：1．什么叫微处理器、微机？微机系统包含哪些部分？2 ．为什么计算机使用二进制计数制？3．CPU 在内部结构上由哪几部分组成？4 ．十六进制的基数或底数是。

5．将下列十进制数分别转换成十六进制、二进制、八进制数：563 6571 234 1286 ．将下列十进制小数转换成十六进制数（精确到小数点后4 位数）：0.359 0.30584 0.9563 0.1257．将1983.31510转换成十六进制数和二进制数。

8．将下列二进制数转换成十进制数、十六进制数和八进制数：（1）101011101.11011 （2 ）11100011001.011 （3 ）1011010101.00010100111 9．将下列十六进制数转换成十进制数和二进制数：AB7.E2 5C8.11FF DB32.64E10．判断下列带符号数的正负，并求出其绝对值（负数为补码）：10101100；01110001；11111111；10000001。

11．写出下列十进制数的原码、反码和补码（设字长为8 位）：+64 -64 +127 -128 3/5 -23/12712．已知下列补码，求真值X ：（1）[X]补=1000 0000（2 ）[X]补=1111 1111（3 ）[-X]补=1011011113．将下列各数转换成BCD 码：30D，127D，23D，010011101B，7FH14．用8421 BCD 码进行下列运算：43+99 45+19 15+3615．已知X =+25，Y =+33，X = -25，Y = -33，试求下列各式的值，并用其对应的真值进行验证：1 12 2（1）[X +Y ]补1 1（2 ）[X -Y ]补1 2（3 ）[X -Y ]补1 1（4 ）[X -Y ]补2 2（5 ）[X +Y ]补1 2（6 ）[X +Y ]补2 216．当两个正数相加时，补码溢出意味着什么？两个负数相加能产生溢出吗？试举例说明。

第六章微处理器8086的总线结构和时序PPT课件

（2）多总线结构
面向CPU的双总线结构
双总线结构
面向主存的双总线结构
多总线结构
① 双总线结构 a) 面向CPU的双总线结构
M CPU
I/O
I/O
I/O
缺点：存储器与I/O设备的数据传输必须通过CPU
b) 面向存储器的双总线结构
CPU
M
I/O
I/O
I/O
② 多总线结构 • 系统中拥有两个以上的总线
第6章
微处理器8086的总线结构
和时序
mov ax,12h call display Jmp 1234h
6.1 8086系统总线结构
6.1 .1 系统总线及结构
1、总线：
是一组导线和相关的控制、驱动电
路的集合。是计算机系统各部件之间
传输地址、数据和控制信息的公共通
道。
地址总线（AB）
数据总线（DB）
2）控制总线：
• WR：输出，三态 –写选通信号，表示CPU正在写数据到 MEM或I/O设备。
• RD：输出，三态 –读信号，表示CPU正在从总线上读来自于MEM或I/O设备的数据。
• M/IO：输出，三态 –区分是读写存储器还是读写I/O端口（即地址总线上的地址是存储器地址还是I/O端口地址）。
– 驱动、隔离 – 单向、双向 • 锁存器 – 信息缓存（有些同时具有总线驱动
能力） – 信息分离（如地址与数据的分离）
① 三态总线驱动器
输入 OE
输入 OE
输出
输入 OE
输出
输入
OE
输出输出
典型总线驱动器芯片
• 8286 / 74LS245 —— 8双向总线驱动器
–内部包含8个双向三态门

微机原理考点和重点

第三章处理器总线时序与系统总线3.22填空题：（1）8086／8088 CPU执行指令中所需操作数地址由（寻址方式和地址寄存器）计算出（16 ）位偏移量部分送（IP ），由（段地址加上偏移量部分）最后形成一个（20 ）位的内存单元物理地址。

（2）8086／8088 CPU在总线周期的T1 ，用来输出（20）位地址信息的最高（ 4 ）位，而在其它时钟周期，则用来输出（状态）信息。

（3）8086／8088 CPU复位后，从（FFFF0H ）单元开始读取指令字节，在其中设置一条（无条件转移）指令，使CPU对系统进行初始化。

（4）8086系统的存储体系结构中，1M字节存储体分（两）个存储体，每个存储体的容量都是（512K ）字节，其中和数据总线D15～D8相连的存储体全部由（奇地址）单元组成，称为高位字节存储体，并用（高电平）作为此存储体的选通信号。

（5）用段基值及偏移地址来指明一内存单元地址称为（物理地址）。

第四章指令系统4.12 8086状态标志寄存器中，作为控制用的标志位有（ 3 ）个，其中，不可用指令操作的是（DF、IF、TF）4.25利用字串操作指令,将1000H~10FFH单元全部清零。

CLDMOV DI,1000HMOV CX,100HMOV AL,0REP STOSB4.27 编程计算((X+Y)*10)+Z)/X，X、Y、Z都是16位无符号数，结果存在RESULT开始的单元.。

MOV AX,XADD AX,YMOV BX,0AHMUL BXADD AX,ZADC DX,0HMOV BX,XDIV BXMOV RESUL T,AXMOV RESUL T+2,DXHL T第五章汇编语言程序设计主要内容：汇编语言程序设计。

主要介绍汇编语言程序的设计方法与编程原理，重点掌握算术运算程序、字符串处理程序、码制转换程序、子程序设计程序、常用DOS和BIOS功能调用程序、汇编语言常用伪指令。

4）MOV AX,DSEGA DDRMOV DS, AXMOV ES,AXMOV SI, OFFSET B1ADDRMOV DI,OFFSET B2ADDRMOV CX,NCLDREP MOVSBHLT本程序实现了什么功能？【答】将B1ADDR中N个字节数据传送到B2A DDR开始的15个存储单元。

第2章系统总线

2.2 总线的基本概念
• 一个单处理器系统中的总线，大致分为3类： ① CPU内部连接各寄存器及运算部件之间的总线，称为内部总线。 ② CPU同计算机系统的其他具有高速传输功能的部件，如存储器、通道等互相连接的总线称为系统总线。 ③ 中、低速I/O设备之间互相连接的总线称为I/O总线。最常见的计算机互连结构使用一个或多个系统总线。
2.2.3 总线内部结构
总线按传输信息，都可以分成3个功能组： • 数据总线:系统模块间传输数据的路径 • 地址总线:指定数据总线上数据的来源和去向 • 控制总线:控制对数据地址线的访问和使用
C PU 存储器 … 存储器 I/O … I/O
控制地址数据总线
2.2.4 总线标准
• 为了使系统设计简化，模块生产批量化，确保其性能稳定，质量可靠，实现可移植化，便于维护等，人们开始研究如何使总线建立标准，在总线的统一标准下，完成系统设计、模块制作。 • 为了获得广泛的工艺和法律支持，要求总线：
1个时钟周期为1/100MHz 0.01s。总线传输周期为0.01s×4 0.04s。由于总线的宽度为32位 4B（字节）。故总线的数据传输率为4B/(0.04s) 100MB/s。若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，使数据线宽度改为64位，也可以仍保持数据宽度为32位，但使总线的时钟频率增加到200MHz。
第二章系统总线
重点内容： •总线的基本概念和基本技术，主要包括总线的特性、总线性能指标、总线标准、总线连接方式、总线仲裁、总线定时， •总线数据传输模式、PCI总线。计算机系统的主要部件（处理器、主存、 I/O模块）为了交换数据和控制信号，需要进行互连，由多条线组成的共享总线是构成计算机系统的互连机构。当代系统中，通常是采用层次式总线以改善性能。

8086总线操作时序

8086总线操作时序1.读取操作时序：第一步：外设将有效的数据放入数据总线上。

外设需要将有效的数据放入数据总线，以供8086处理器读取。

在此时，地址总线应该是有效的，并且8086会将相应的地址放到地址总线上。

第二步：8086发出读命令。

一旦外设将有效的数据放到数据总线上，8086会发出读命令，以控制数据总线的状态。

第三步：外设驱动控制信号RD#的低电平。

外设会驱动RD#信号的低电平。

这个信号告诉外设，数据已经被读取，可以停止在数据总线上的驱动，以便其他设备可以使用数据总线。

第四步：8086读取数据。

8086会在RD#信号变为低电平后读取数据，并将数据存储到内部寄存器或内存中。

第五步：8086驱动中断（INTA#）信号。

如果外设是中断请求源，则在读取完数据后，8086会驱动中断信号INTA#的低电平，以告知外设可以发出中断向量。

第六步：外设驱动中断向量。

当外设收到INTA#信号后，它将驱动中断向量送至数据总线上，以供8086读取。

8086在收到中断向量后，将其存储到内部寄存器中，以供程序执行相应的中断处理程序。

2.写入操作时序：第一步：8086发出写命令。

8086在进行写操作时，会发出写命令，以控制总线的状态。

第二步：外设驱动控制信号WR#的低电平。

外设会将WR#信号驱动为低电平，这个信号告诉外设，数据总线上的数据已经准备好，可以写入。

第三步：外设将数据放入数据总线。

在WR#信号变为低电平后，外设会把需要写入的数据放到数据总线上。

第四步：8086读取数据。

8086在数据总线上的数据稳定后，会将数据读取，并将数据存储到内部寄存器或内存中。

第五步：外设驱动ACK#信号。

如果外设要求确认数据接收，它会驱动ACK#信号的低电平。

这个信号告诉8086数据已经被接收，并且可以停止数据总线的驱动。

第六步：8086驱动中断（INTA#）信号。

如果外设是中断请求源，并且发生了中断，8086会驱动中断信号INTA#的低电平，以告知外设可以发出中断向量。

第四总线结构和时序

16
25
17
24
18
23
19
22
20
21
VCC（5V）
AD15
A16/S3
A17/S4
A18/S5
A19/S6
BHE/S7
MN/MX
RD HOLD（RQ/GT0） HLDA（RQ/GT1） WR（LOCK） M/IO（S2） DT/R（S1） DEN（S0） ALE（QS0） INTA（QS1）
TEST
4.1.1 两种工作方式下的公用引脚地址/数据总线
4.1.1 两种工作方式下的公用引脚公用控制总线
控制总线共有16条引脚，其中8个是公用引脚（在两种工作方式下定义功能是一样的），另外8个在两种工作方式下定义的功能不同
4.1.1 两种工作方式下的公用引脚
8086CPU共有40根引脚线，其中32根在两种方式下名称和功能相同。
1.
3条--电源、接地引脚： VCC、GND（1和20）
2.
1条--时钟信号：CLK，方波信号，占空比约为33%
3.
20条地址/数据线；
4.
16条制控线，其中8根在两种工作方式下名称和功能相同。
存储器
I/O接口
读、写操作
A.BUS 系
D.BUS
统总
C.BUS 线
输入设备输出设备
基本概念
l T状态（时钟周期）：CPU处理动作的最小单位位时间。就是时钟信号CLK的周期。它与CPU的时钟频率有关。T=1/f时钟，如果f时钟 =5Mhz，那么T=200ns。
l 总线周期（机器周期）：CPU通过系统总线对外部（存储器或I/O接口）进行一次访问所需的时间。一个总线周期至少包括 4个T状态，即T1,T2,T3,T4。

总线是什么？常见总线类型

总线是什么？常见总线类型
摘要: 谈总线之前，首先应该明白总线是什幺？度娘的完整定义是：总线是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类。

其实，小编觉得，总线就是是一种内部结构，它是cpu、内存、...
谈总线之前，首先应该明白总线是什幺？度娘的完整定义是：总线是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类。

其实，小编觉得，总线就是是一种内部结构，它是cpu、内存、输入、输出设备传递信息的公用通道。

工程师为了简化硬件电路设计、简化系统结构，常用一组线路，配置以适当的接口电路，与各部件和外围设备连接，这组共用的连接线路被称为总线。

另外就是采用总线结构便于部件和设备的扩充，尤其制定了统一的总线标准则容易使不同设备间实现互连。

总线分类：
1、总线按功能和规范可分为五大类型：数据总线、地址总线、控制总线、扩展总线及局部总线。

数据总线、地址总线和控制总线也统称为系统总线，即通常意义上所说的总线。

常见的数据总线为ISA、EISA、VESA、PCI 等。

地址总线：是专门用来传送地址的，由于地址只能从CPU 传向外部存储器或I/O 端口，所以地址总线总是单向三态的，这与数据总线不同，地址总线的位数决定了CPU 可直接寻址的内存空间大小。

总线是什么

总线是什么相信大家都听说过硬件这个词，那么大家知道硬件具体分为哪几种呢?别急，店铺在这里给大家介绍硬件之一——总线，让大家来了解下吧。

总线分类总线是构成计机系统的其他高速功能部件，如存储器、通道等互相连接的总线。

一个单处理器系统中的总线，大致分为三类：(1)内部总线：CPU内部连接各寄存器及运算部件之间的总线。

(2)系统总线：CPU同计算(3)I/O总线：中、低速I/O算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。

设备之间互相连接的总线。

1.总线的特性物理特性：指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等。

功能特性：描述总线中每一根线的功能。

电气特性：定义每一根线上信号的传递方向及有效电平范围。

送入CPU的信号叫输入信号(IN)，从CPU发出的信号叫输出信号(OUT)。

时间特性：定义了每根线在什么时间有效。

规定了总线上各信号有效的时序关系，CPU才能正确无误地使用。

2.总线的标准化相同的指令系统，相同的功能，不同厂家生产的各功能部件在实现方法上几乎没有相同的，但各厂家生产的相同功能部件却可以互换使用，其原因在于它们都遵守了相同的系统总线的要求，这就是系统总线的标准化问题。

连接方式1.单总线结构在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和I/O设备，叫做单总线结构。

一般台式机的组件此时要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时能迅速获得总线控制权;而当不再使用总线时，能迅速放弃总线控制权。

(1)取指令：当CPU取一条指令时，首先把程序计数器PC中的地址同控制信息一起送至总线上。

在“取指令”情况下的地址是主存地址，此时该地址所指定的主存单元的内容一定是一条指令，而且将被传送给CPU。

(2)传送数据：取出指令之后，CPU将检查操作码。

操作码规定了对数据要执行什么操作，以及数据是流进CPU还是流出CPU。

习题5-处理器总线时序与系统总线

习题五处理器总线时序与系统总线主要内容：处理器总线时序与系统总线。

8086／8088CPU 外部引脚信号；8086／8088系统组成和总线时序。

5.1 8086/8088 CPU 有40条引脚，请按功能对它们进行分类？【答】按功能可分为:地址总线:AD0～AD15,A16～A19,ALE,BHE;数据总线:AD0～AD15,DEN,DT/R;控制总线:M/IO,WR,RD,HOLD,HLDA,INTR,INTA,READY,RESET.5.2 8086/8088 有两种工作方式，它们是通过什么方法来实现？在最大方式下其控制信号怎样产生？【答】MN/MX 引脚接至电源(+5V),则8086CPU 处在最小组态（模式）;MN/MX 引脚接地,则8086CPU 处在最大组态（模式）。

在最大模式下，需要用外加电路来对CPU 发出的控制信号进行变换和组合，以得到对存储器和I/O 端口的读/写信号和对锁存器8282及对总线收发器8286的控制信号。

5.3 8086／8088 CPU 的地址总线有多少位？其寻址范围是多少？【答】8086/8088CPU 的地址总线均为20位,.8086/8088CPU 的寻址范围为1MB;5.4 在 8086／8088CPU 工作在最小模式时，（l ）当CPU 访问存储器时，要利用哪些信号？（2）当CPU 访问外设接口时，要利用哪些信号？（3）当HOLD 有效并得到响应时，CPU 的哪些信号置高阻？【答】（1）当CPU 访问存储器时, 要利用ALE (地址锁存允许信号输出)，DEN (数据允许信号)，R DT /(数据收发信号)，IO M /(存储器/输入输出控制信号输出)，RD （读信号输出），WR (写信号输出)，(高8位数据总线充许)，NMI (非屏蔽中断输入引腿)。

（2）当CPU 访问外设接口时,要利用当CPU 访问存储器时,ALE(地址锁存允许信号输出)，(数据允许信号)R DT /(数据收发信号)，IO M /(存储器/输入输出控制信号输出)，RD （读信号输出），WR 写信号输出，高8位数据总线充许，INTA (中断响应信号输出)。

系统总线

• 总线判优控制
2. 链式查询方式
3.5
BS －总线忙 BR－总线请求－ BG－总线同意－数据线地址线
总线控制部件
BS BR
I/O接口接口0 接口 BG
I/O接口接口1 接口
…
I/O接口接口n 接口
…
23
链式查询的特点: 链式查询的特点:
优点：优点：只需很少几根线就能按一定优先次序实现总线控并且很容易扩充设备。制，并且很容易扩充设备。缺点：缺点：对电路故障敏感，对电路故障敏感，且优先级别低的设备可能很难获得请求。获得请求。
33
例3.1 假设总线的时钟频率为100MHZ，总线的传输周假设总线的时钟频率为100MHZ 100MHZ，期为4个时钟周期，总线的宽度为32 32位期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，数据传输率。若想提高一倍数据传输率，可采取哪些措施？措施？解：根据总线时钟频率为100MHZ，得根据总线时钟频率为100MHZ 100MHZ，个时钟周期为1/100MHZ=0.01us 1个时钟周期为1/100MHZ=0.01us 总线传输周期为0.04us 总线传输周期为0.04us 总线的宽度为32 32位总线的宽度为32位=4B 故总线的数据传输率为：故总线的数据传输率为：4B/0.04us=100MBps 措施：可以提高时钟频率。措施：可以提高时钟频率。可以增加数据线的宽度。可以增加数据线的宽度。
3.通信总线 .
用于计算机系统之间或计算机系统
3.2
与其他系统（如控制仪表、移动通信等）与其他系统（如控制仪表、移动通信等）之间的通信串行通信总线

第六章微处理器8086的总线结构和时序

数据/地址分离电路(最小模式)
8086
ALE BHE/S7 A19-A16 /S6-S3
CPU总线
8282或 ’373
STB
系统总线
BHE 地址总线 A19 - A0 OE
AD15-AD0
8286或 ’245
D15 - D0 数据总线 DEN DT/ R OE DIR
总线电路中常用的芯片
• 三态总线驱动器 –驱动、隔离 –单向、双向
注：80286以后的CPU不再区分这两种工作模式
。
最大模式下的连接示意图
ALE
地址锁存器
地址总线
时钟发生器 8284A
8088 CPU
8282
数据总线缓冲器
数据总线
8286
总线控制器
GND
MN/MX
控制总线
8288
CLK
• 8288总线控制器 • 最大模式下， 8288总线控制器产生某些 CPU不再提供的控制信号。 • 8288产生的信号包括：
8086微处理器采用40条引脚的双列直插式封装。采用分时复用的地址/数据总线，其部分引脚具有两种功能。8086微处理器有两种工作方式：
1、最小工作方式：
最小模式是由单微处理器组成的小系统，在这种方式中，有8086CPU直接产生小系统（存储器和I/O）所需要的全部控制信号。这种模式是单处理机模式，控制信号较少，一般可不必外接总线控制器。
• 锁存器
–信息缓存（有些同时具有总线驱动能力） –信息分离（如地址与数据的分离）
①
三态总线驱动器
输入
输出
输入
输出
OE
OE
输入
输出
输入

第5讲、8086_8088微处理器引脚功能、总线结构和时序

第五讲8086/8088微处理器引脚功能、总线结构和时序第一节、8086/8088引脚信号和功能第二节、8086/8088最小模式和最大模式第三节、8086/8088主要操作第四节、8086存储器的分体结构第一节8086/8088引脚信号和功能一、8086/8088的两种工作模式二、8086/8088引脚信号和功能一、8086/8088的两种工作模式8086/8088CPU有两种模式：最小模式和最大模式。

y最小模式系统中只有8086/8088一个微处理器(单处理器模式)。

所有的总线控制信号都直接由8086/8088产生。

总线控制逻辑电路被减少到最小。

适合于较小规模的系统。

y最大模式包含两个（以上）微处理器，其中一个主处理器是8086/8088，其他的处理器称为协处理器，协助主处理器工作。

适合于中等规模或大型的8086/8088系统中。

系统的控制总线由总线控制器8288来提供：¾8288增强了8088CPU总线的驱动能力；¾将8086的状态信号(S2~S0)进行译码，提供8086对存储器、I/O接口进行控制所需的信号。

最小模式与最大模式的主要区别8086/8088外部引脚图（括号内为最大模式时引脚名）8088地A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMI INTR CLK 地Vcc(5V)A15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MX RDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK M/IO DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TEST READY RESETVcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MX RDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R ( S1 )DEN (S0 )ALE (QS0)INTA (QS1)TEST READY RESET8086Vcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MX RDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R ( S1 )DEN (S0 )ALE (QS0)INTA (QS1)TEST READY RESET8086（1）地址/数据复用引脚(AD15~AD0 )是分时复用①在总线周期来输出要访问的存储器地址或口地址A15~A②在总线周期的其他时间内，作为双向数据总线：对8086就是（对8088地AD14AD13Vcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R ( S1 )DEN (S0 )ALE (QS0)INTA (QS1)TESTREADYRESET8861.两种模式下公共引脚(2) 地址/状态复用引脚A19/S6~ A16/S3分时复用引脚，输出，三态。