Microsoft PowerPoint 微机原理与应用h存储器扩展ppt [兼容模式]
合集下载
第2章微机内存及扩展PPT课件
D7
…
D0
OE 输出允许
PGM
编程逻辑
CE
输出缓冲
A12
Y译码
…
A8
A7
X译码
…
A0
…
…
Y门
256×256 存储矩阵
2014/0666666
276图42A.1功6 2精能7选64框PAP功T图课能件框图
21
《新编微机原理与应用》—中国电力出版社
2、EEPROM(E2PROM)：电擦除可编程只读存储器
3） SRAM芯片型号
6116（2K×8）、6264（8K×8）、 62128（16K×8）、62256（32K×8）
6116芯片的容量为2K×8位，有2048个存储单元， 片内地址线11根A10～A0，7根用于行地址译码输入，4根 用于列地址译码输入，从而形成了16×128个位存储阵列， 6116芯片以字节为单位即总共有8×16×128＝16384个 存储位。
MROM 掩膜型只读存储器： 生产成本低，数据由厂家一次性写入，不能修改。
PROM 可编程只读存储器：
MOS管串有一段“熔丝”构成，芯片出厂时所有“熔丝”均 处于连通状态（“1”态），用户借助专用编程器一次性写 入，若写入数据“0”位，则“熔丝”断开，不可恢复。
2014/0666666
精选PPT课件
（2）DDR SDRAM（双倍速率SDRAM），简称为DDR
2014/0666666
精选PPT课件
17
《新编微机原理与应用》—中国电力出版社
（3）DDR2 SDRAM（Double Data Rate 2），DDR2内存拥 有两倍于上一代DDR内存预读取能力（即4bit数据读预取）。 换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/ 写数据，并且能够以内部控制总线4倍的速度运行。
微机原理PPT(第一、二、三章)
格雷码
相邻两个数之间只有一位不同，常用 于模拟量和数字量之间的转换以及误 差检测等场合。
03
微处理器结构与工作原理
微处理器内部结构剖析
微处理器基本组成
流水线技术
包括运算器、控制器、寄存器等基本 部件。
提高指令执行效率的关键技术之一。
指令执行过程
取指、译码、执行、访存、写回等阶 段。
指令系统概述及分类方法
实现不同进制数之间的转换。
计算机中数的表示方法
原码表示法
将最高位作为符号位，其余各位表示 数值本身。
反码表示法
正数的反码与其原码相同，负数的反 码是在其原码的基础上，符号位不变， 其余各位取反。
补码表示法
正数的补码与其原码相同，负数的补 码是在其原码的基础上，符号位不变， 其余各位取反后加1。
移码表示法
02
计算机中的数与编码
进制数及其转换方法
十进制数
以10为基数，采用0-9共10个 数字符号组成的数值表示方法
。
二进制数
以2为基数，采用0和1两个数字 符号组成的数值表示方法。
十六进制数
以16为基数，采用0-9和A-F共 16个数字符号组成的数值表示 方法。
进制数转换方法
包括整数部分和小数部分的转换 ，通过除基取余法和乘基取整法
微机原理ppt(第一、二 、三章)
目录 CONTENT
• 绪论 • 计算机中的数与编码 • 微处理器结构与工作原理 • 汇编语言程序设计基础 • 输入输出接口技术与应用 • 中断系统与定时/计数器应用
01
绪论
微机原理课程概述
课程性质
微机原理是一门研究微型计算机 基本组成、工作原理、接口技术
及其应用的课程。
微机原理及接口技术第五章存储器精品PPT课件
200mW6，2典12型8存: 取1时6K间×8位D1(14根12 地址线17) D5
为 装2。00n6s2，2双56列:直3插2式K 封×8G位NDD2
(151根3 地址线16 )
14
15
D4 D3
6264或6164引脚图
二. 存储器的地址选择及连接 （续）
1. 线性选择方式（法简称线选法）(续)
一. CPU与半导体存储器连接中的几个要点 二. 存储器的地址选择及连接 小结 三. EPR0M与CPU的连接方法
第一节 概 述
一、存储器的分类 二、存储器的主要性能指标 三、存储系统的层次结构—速度,容量,成本的统一
一、存储器的分类
1. 按用途分
内部存储器（主存储器）：
用途：存放当前运行所需信息。 特点：速度快，容量小，价格高。
刷新地址
计数器 地址总线
地址多路器 地址
C P U
刷新定时器
仲裁
RAS
定时 CAS
提D供RAS， CARS，WE信号
A M
读/写
电路
发生器 WR
确定存储器请求和 刷新信号的优先权
数据缓冲器
三、随机存取存储器RAM （续）
4. 动态RAM接口特性
Intel 2164是64K*1的DRAM芯片，内部有4个128*128基本存储
外部存储器（辅助存储器）：
用途：存放当前暂不参与运行的文件、数据。 特点：容量大、价格低、速度慢。
一、存储器的分类 （续）
激光光盘存储器
2. 按存储介质分 半导体存储器
磁芯
磁泡
磁存储器
磁鼓
磁带
磁盘
一、存储器的分类 （续）
3.内部存储器 按性质分
存储器扩展(课堂PPT)
例: 用4K×4位的存储器芯片经位扩充构成4KB的存 储器，需要 2片 存储芯片，扩充如图示。
4K×8 4K×4
=2片
青岛科技大学
4
2. 字扩展
❖ 适用场合：存储器芯片的字长符合存储器系统的 要求，但其容量小于存储器系统的要求。
❖ 这时，可使用到地址译码电路，以其输入的地址 码来区分高位地址，而以其输出端的控制线来对 具有相同低位地址的几片存储器芯片进行片选。
3. 字位扩充
3. 字位扩充
青岛科技大学
12
小结 存储器扩充可以分为3个步骤：
选择适合的芯片； STEP1
根据要求将芯片“多片并联” STEP2 进行位扩充，设计出满足字
长要求的“存储模块”；
对“存储模块”进行字扩充 STEP3 ，构成符合要求的存储器。
青岛科技大学
14
这是你们收获的季节,丰收去吧！
读/写信号 片选信号
R/W A11~A0 4K×4
SRAM CS D3~D0
R/W A11~A0 4K×4
SRAM CS D3~D0
0100 0001
D7~D4 数据总线DB
D3~D0
位扩充连接示意图
青岛科技大学
17
2. 字扩展
CPU是根据存储器的地址访问相应的内 容，地址是唯一的，因此每一块芯片地的址总线AB 地址范围不同，则可以连接译码器不同 的输出端对存储器芯片进行片选。
青岛科技大学
8
3. 字位扩展
【例5-5】用Intel2164（64K×1）构成容量为 128KB的内存，连接线路如图示。 所需的芯片数： （128×8 ） /（64×1）=16片
8片组成64KB的内存模块 2组8内存模块构成128KB的内容容量
4K×8 4K×4
=2片
青岛科技大学
4
2. 字扩展
❖ 适用场合：存储器芯片的字长符合存储器系统的 要求，但其容量小于存储器系统的要求。
❖ 这时，可使用到地址译码电路，以其输入的地址 码来区分高位地址，而以其输出端的控制线来对 具有相同低位地址的几片存储器芯片进行片选。
3. 字位扩充
3. 字位扩充
青岛科技大学
12
小结 存储器扩充可以分为3个步骤：
选择适合的芯片； STEP1
根据要求将芯片“多片并联” STEP2 进行位扩充，设计出满足字
长要求的“存储模块”；
对“存储模块”进行字扩充 STEP3 ，构成符合要求的存储器。
青岛科技大学
14
这是你们收获的季节,丰收去吧！
读/写信号 片选信号
R/W A11~A0 4K×4
SRAM CS D3~D0
R/W A11~A0 4K×4
SRAM CS D3~D0
0100 0001
D7~D4 数据总线DB
D3~D0
位扩充连接示意图
青岛科技大学
17
2. 字扩展
CPU是根据存储器的地址访问相应的内 容，地址是唯一的，因此每一块芯片地的址总线AB 地址范围不同，则可以连接译码器不同 的输出端对存储器芯片进行片选。
青岛科技大学
8
3. 字位扩展
【例5-5】用Intel2164（64K×1）构成容量为 128KB的内存，连接线路如图示。 所需的芯片数： （128×8 ） /（64×1）=16片
8片组成64KB的内存模块 2组8内存模块构成128KB的内容容量
存储器扩展PPT演示课件
对存储单元数量的扩展。
3
A15
2-4 译
2
码1
A14
器0
A0
CE
CE
CE
CE
16×8
16×8
16×8
16×8
… … … … …
(1)
(2)
(3)
(4)
A13
WE
WE
WE
WE
WE
D7～ D0
图 由16K8位芯片组成64K8位的存储器
总结：字扩展的连接方式是将各芯片的地址线、数据线、读/写
控制线并联，而由片选信号来区分各片地址。 •3
I/O1～I/O4 WE CS
RAM4 2114 A9～A0
A9～A0 WE CS
RAM4 2114 I/O1～I/O4
•14
存储器扩展
由图可看到，译码器74LS138的工作条件是同时满足： G1=1、/G2A=0、/G2B=0。译码输入为C、B、A三个信号， 译码输出有八种状态，输出是低电平有效。当不满足编译 条件时，输出全为高电平，相当于译码器未工作。
2C00H 2FFFH
74LS138 G2B G2A G1 C B A
G2A =A14 +IO/M
•13
存储器扩展
A13
A14
1
IO / M
A15
A12 A11 A10
D3～D0
A9～A0
D7～D4 WR
G1 G 2A G 2B
Y3 C Y2 B Y1 A Y0
I/O1～I/O4 WE CS
RAM1 2114 A9～A0
WE
1 CS
1K×4
WE I/O1~4
2 CS
微机原理与接口技术课件：10存储器与存储扩展
02:23
（2）分散刷新方式
（3）异步刷新方式
微机原理与接口技术
勤读力耕 立己达人
3.2 动态读写存储器（DRAM）
3. DRAM芯片举例
目前常用的有4164（64K×1Bit）、41256（256K×1Bit）、 41464（64K×4Bit）和414256（256K×4Bit）等类型。 （1）DRAM 4164的存储芯片结构
读Байду номын сангаас线
预充T4
T3 T1 T2
字选线
数据线 Cg CD T1 CD
写选线
写 数 据 线
Cg
读数据线 1 数 据 读 输 控 出 制
控 制 刷 新
（a）三管动态RAM存储单元
（b）单管动态RAM存储单元
02:23
微机原理与接口技术
勤读力耕 立己达人
3.2 动态读写存储器（DRAM）
1. 动态读写原理
1
T1
0
T2
B T6
特点:集成度低，功 耗较大。 速度快，稳定； 无刷新电路。
T7 (I/O)数据线 Y行地址选择线
T8 (I/O)数据线
静态存储电路内部结构图
02:23
微机原理与接口技术
勤读力耕 立己达人
3.1 静态存储器
1. 型号介绍
SRAM的不同规格，如2101（256×4位）、2102（1K×1位）、 2114（1K×4位）、4118（1K×8位）、6116（2K×8位）。 现在常用型号：6264（8K×8位）和 62256（32K×8位）等。
A0 8 位 地 址 锁 存 器 A7 128╳128 矩阵 128个读出 放大器 1/2列译码 128个读出 放大器 128╳128 矩阵 行译码 行译码 128╳128 矩阵 128个读出 放大器 1/2列译码 128个读出 放大器 128╳128 矩阵 4取1 I/O 控制 门 输 出 缓 冲 器
（2）分散刷新方式
（3）异步刷新方式
微机原理与接口技术
勤读力耕 立己达人
3.2 动态读写存储器（DRAM）
3. DRAM芯片举例
目前常用的有4164（64K×1Bit）、41256（256K×1Bit）、 41464（64K×4Bit）和414256（256K×4Bit）等类型。 （1）DRAM 4164的存储芯片结构
读Байду номын сангаас线
预充T4
T3 T1 T2
字选线
数据线 Cg CD T1 CD
写选线
写 数 据 线
Cg
读数据线 1 数 据 读 输 控 出 制
控 制 刷 新
（a）三管动态RAM存储单元
（b）单管动态RAM存储单元
02:23
微机原理与接口技术
勤读力耕 立己达人
3.2 动态读写存储器（DRAM）
1. 动态读写原理
1
T1
0
T2
B T6
特点:集成度低，功 耗较大。 速度快，稳定； 无刷新电路。
T7 (I/O)数据线 Y行地址选择线
T8 (I/O)数据线
静态存储电路内部结构图
02:23
微机原理与接口技术
勤读力耕 立己达人
3.1 静态存储器
1. 型号介绍
SRAM的不同规格，如2101（256×4位）、2102（1K×1位）、 2114（1K×4位）、4118（1K×8位）、6116（2K×8位）。 现在常用型号：6264（8K×8位）和 62256（32K×8位）等。
A0 8 位 地 址 锁 存 器 A7 128╳128 矩阵 128个读出 放大器 1/2列译码 128个读出 放大器 128╳128 矩阵 行译码 行译码 128╳128 矩阵 128个读出 放大器 1/2列译码 128个读出 放大器 128╳128 矩阵 4取1 I/O 控制 门 输 出 缓 冲 器
微型计算机的扩展存储器及其管理n精品PPT课件
微型计算机的扩展 存储器及其管理
一、高速缓冲存储器
1、Cache的基本原理和结构
命中：访问主存的数据或代码已存在于Cache内的情况称为命中。 失效：访问主存的数据或代码不在Cache内的情况称为失效。
地址映像：采用某种函数把主存地址映射到Cache中定位。 地址变换：在信息按照映像关系装入到Cache后，执行程序时， 应将主存地址变换成Cache地址，这个变换过程叫地址变换。
3 12 13
14 15
全相联映像
0
0组
1 2
1组
3
0
0组
1
2
3
1组
4
12
6组
13
14
15
7组
3、替换策略
两种：FIFO，LRU
二、存储器管理
1、DOS操作系统下的存储器管理 （1）实地址方式 寻址范围：1MB 中断向量区：0~003FFH
主存储区：640KB 1024~1088KB（64KB HMA）（HIMEM.SYS)
访问方式
段式虚拟存储器的映 像
页式虚拟存储器
段页式虚拟存储器
写在最后
成功的基础在于好的学习习惯
The foundation of success lies in good habits
12
谢谢大家
荣幸这一路，与你同行
It'S An Honor To Walk With You All The Way
讲师：XXXXXX XX年XX月XX日
扩展存储区：内存保留区64KB （XMS）（EMM管理）
(2)虚地址保护方式 可使用虚拟存储器. 虚拟存储器：外存储器. 使用存储器管理部件 -----MMU 管理
一、高速缓冲存储器
1、Cache的基本原理和结构
命中：访问主存的数据或代码已存在于Cache内的情况称为命中。 失效：访问主存的数据或代码不在Cache内的情况称为失效。
地址映像：采用某种函数把主存地址映射到Cache中定位。 地址变换：在信息按照映像关系装入到Cache后，执行程序时， 应将主存地址变换成Cache地址，这个变换过程叫地址变换。
3 12 13
14 15
全相联映像
0
0组
1 2
1组
3
0
0组
1
2
3
1组
4
12
6组
13
14
15
7组
3、替换策略
两种：FIFO，LRU
二、存储器管理
1、DOS操作系统下的存储器管理 （1）实地址方式 寻址范围：1MB 中断向量区：0~003FFH
主存储区：640KB 1024~1088KB（64KB HMA）（HIMEM.SYS)
访问方式
段式虚拟存储器的映 像
页式虚拟存储器
段页式虚拟存储器
写在最后
成功的基础在于好的学习习惯
The foundation of success lies in good habits
12
谢谢大家
荣幸这一路，与你同行
It'S An Honor To Walk With You All The Way
讲师：XXXXXX XX年XX月XX日
扩展存储区：内存保留区64KB （XMS）（EMM管理）
(2)虚地址保护方式 可使用虚拟存储器. 虚拟存储器：外存储器. 使用存储器管理部件 -----MMU 管理
存储器的扩展优秀课件
图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和 RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个 这样的存储模块用字扩展法连接便构成了4K8的存储器。用 A9A0 10根地址线对每组芯片进行片内寻址，同组芯片应被同 时选中，故同组芯片的片选端应并联在一起。本例用2–4译码器 对两根高位地址线A10A11译码，产生4根片选信号线，分别与各 组芯片的片选端相连。
2．存储器与数据总线的连接
对于不同型号的CPU，数据总线的数目不一定相同，连接时 要特别注意。
8086 CPU的数据总线有16根，其中高8位数据线D15D8接存 储器的高位库(奇地址库)，低8位数据线D7D0接存储器的低位库 (偶地址库)，根据BHE(选择奇地址库)和A0(选择偶地址库)的不同 状态组合决定对存储器做字操作还是字节操作。图6.20给出了由 两片6116(2K8)构成的2K字(4K字节)的存储器与8086 CPU的连 接情况。
表6.6 图6.16中各芯片地址空间分配表
地址 片号
1
A15A14
00 00
A13A12A11…A1A0
000…00 111…11
说明
最低地址(0000H) 最高地址(3FFFH)
2
01 01
000…00 111…11
最低地址(4000H) 最高地址(7FFFH)
3
10 10
000…00 111…11
3．存储器与地址总线的连接
8位机和8088 CPU的数据总线有8根，存储器为单一存储体 组织，没有高低位库之分，故数据线连接较简单。
A11～ A1 RD WR A0
BHE
A10～ A0 OE 6116 WE CE
A10～ A0 OE 6116 WE CE
主存储器扩展-PPT课件
计算机组成原理
------主存储器扩展实验
主存储器概述
主存储器是计算机硬件系统中的五
大功能部件之一，用于存放正在运行中
的程序和相关数据。它的读写速度和存
储容量，对计算机系统的运行性能有至
关重要的影响，经常成为影响系统运行
性能的瓶颈。
控制总线----用于指明总线的工作周期类型 和本次入／出完成的时刻。 通常用构成存储器的字节(8bits)数或
存储器的容量扩展
由于生产的存储器的芯片的容量有限， 它在字数或字长方面与实际存储器的要 求都有很大差距，例如：用一组十六位 数来表示一串数据，如果手上只有芯片 2K ×8位的，因此显然无法满足，只有 将几个芯片连接起来进行扩展来加大存 储器的容量。
一、位扩展
片选信号
A0—A13地 A13址线 A12A11A10A9A8A7A6A5A4A3A2A1A0 存储单元 14 0 （ 0 2 =16K 0 0） 0 0 0 0 0 0 0 0 0 0 0000H
存储容量 主存储器
在计算机各功能部 主存储器可以由只读存储 主存储器写周期，I／O设备读周期， I／O设 地址总线------用于 件之间传送数据， 区(ROM) 和读写存储区 通过地址总线、数据总线、控制总线 备写周期，即区分要用哪个部件 (主存或 I／ (RAM)两部分组成，是分 选择主存储器的一 数据总线的位数 与计算机的 CPU 和外围设备连接在一起，如图所示。 O 设备)和操作的性质 (读或写 )；还有直接存 别采用 ROM和RAM存储 个存储单元 (字或字 (总线的宽度)与总 储器访问 (DMA)总线周期等。若在计算机系 器芯片实现的。 节)，其位数决定了 线时钟频率的乘积， ROM存储区用来储存内 统中使用了不同读写速度的主存储器，在 可以访问的存储单 正比于该总线所支 容固定不变的程序和数据， 元的最大数目，称 持的最高数据吞吐 CPU 发出该写主存储器的命令后，它不能知 例如操作系统的内核部分， 为最大可寻址空间。 (输入／输出)能力。 晓读写操作完成的时刻，这是由被读写的存 系统刚加电时运行的硬件 例如，当按字节寻 诊断程序等。 储器(或外围设备)本身的运行速度决定的， 址时，20位的地址 RAM存储区用来储存一些 此时可以让主存储器本身提供读写完成的回 可以访问1MB的存 用作运算的数据和用户的 答信号 (Ready) ，CPU通过检测该信号来得知 储空间， 32位的地 程序 本次读写完成的时刻；若为读操作，有了该 址可以访问4GB的 存储空间。 回答信号后， CPU就可以接收已读h 0FFFh 3800h 3FFFh
------主存储器扩展实验
主存储器概述
主存储器是计算机硬件系统中的五
大功能部件之一，用于存放正在运行中
的程序和相关数据。它的读写速度和存
储容量，对计算机系统的运行性能有至
关重要的影响，经常成为影响系统运行
性能的瓶颈。
控制总线----用于指明总线的工作周期类型 和本次入／出完成的时刻。 通常用构成存储器的字节(8bits)数或
存储器的容量扩展
由于生产的存储器的芯片的容量有限， 它在字数或字长方面与实际存储器的要 求都有很大差距，例如：用一组十六位 数来表示一串数据，如果手上只有芯片 2K ×8位的，因此显然无法满足，只有 将几个芯片连接起来进行扩展来加大存 储器的容量。
一、位扩展
片选信号
A0—A13地 A13址线 A12A11A10A9A8A7A6A5A4A3A2A1A0 存储单元 14 0 （ 0 2 =16K 0 0） 0 0 0 0 0 0 0 0 0 0 0000H
存储容量 主存储器
在计算机各功能部 主存储器可以由只读存储 主存储器写周期，I／O设备读周期， I／O设 地址总线------用于 件之间传送数据， 区(ROM) 和读写存储区 通过地址总线、数据总线、控制总线 备写周期，即区分要用哪个部件 (主存或 I／ (RAM)两部分组成，是分 选择主存储器的一 数据总线的位数 与计算机的 CPU 和外围设备连接在一起，如图所示。 O 设备)和操作的性质 (读或写 )；还有直接存 别采用 ROM和RAM存储 个存储单元 (字或字 (总线的宽度)与总 储器访问 (DMA)总线周期等。若在计算机系 器芯片实现的。 节)，其位数决定了 线时钟频率的乘积， ROM存储区用来储存内 统中使用了不同读写速度的主存储器，在 可以访问的存储单 正比于该总线所支 容固定不变的程序和数据， 元的最大数目，称 持的最高数据吞吐 CPU 发出该写主存储器的命令后，它不能知 例如操作系统的内核部分， 为最大可寻址空间。 (输入／输出)能力。 晓读写操作完成的时刻，这是由被读写的存 系统刚加电时运行的硬件 例如，当按字节寻 诊断程序等。 储器(或外围设备)本身的运行速度决定的， 址时，20位的地址 RAM存储区用来储存一些 此时可以让主存储器本身提供读写完成的回 可以访问1MB的存 用作运算的数据和用户的 答信号 (Ready) ，CPU通过检测该信号来得知 储空间， 32位的地 程序 本次读写完成的时刻；若为读操作，有了该 址可以访问4GB的 存储空间。 回答信号后， CPU就可以接收已读h 0FFFh 3800h 3FFFh
存储器的容量扩展ppt课件
存储器的容量扩展
存储器芯片的容量是有限的，为了满足实际存 储器的容量要求，需要对存储器进行扩展。 存储器容量扩展的主要方法有：
位扩展法：只加大字长，而存储器的字数与存储 器芯片字数一致，对所有片子使用共同片选信号； 字扩展法：仅在字向扩充，而位数不变。需由片 选信号来区分各片地址。 字位同时扩展法：一个存储器的容量假定为M×N 位，若使用l×k 位的芯片(l＜M，k＜N)，需要在字 向和位向同时进行扩展。此时共需要(M/l)×(N/k)个 存储器芯 片。
8根数据线
1
•••
A
1A0
••• CS
1K × 8位 0
••• 1K × 8位 CS1
••••
••••
D7
D0
WE
3
•••
(3) 字、位扩展 用 8片 1K × 4位 存储芯片组成 4K × 8位 的存储器
12根地址线
8根数据线
AA111 0 AA89
片选 译码
CS0
...
A0 ..
..
..
1K× 1K× 1K× 444
1
Hale Waihona Puke (1) 位扩展 （增加存储字长）
10根地址线
用 2片 1K × 4位 存储芯片组成 1K × 8位 的存储器
•••
A9
8根数据线
A0
•• ••
2114
2114
D7
D4
D0 CS
WE
2
(2) 字扩展（增加存储字的数量）
用 2片 1K × 8位 存储芯片组成 2K × 8位 的存储器
11根地址线 AA910
D7
CS1
..
1K× 4
存储器芯片的容量是有限的，为了满足实际存 储器的容量要求，需要对存储器进行扩展。 存储器容量扩展的主要方法有：
位扩展法：只加大字长，而存储器的字数与存储 器芯片字数一致，对所有片子使用共同片选信号； 字扩展法：仅在字向扩充，而位数不变。需由片 选信号来区分各片地址。 字位同时扩展法：一个存储器的容量假定为M×N 位，若使用l×k 位的芯片(l＜M，k＜N)，需要在字 向和位向同时进行扩展。此时共需要(M/l)×(N/k)个 存储器芯 片。
8根数据线
1
•••
A
1A0
••• CS
1K × 8位 0
••• 1K × 8位 CS1
••••
••••
D7
D0
WE
3
•••
(3) 字、位扩展 用 8片 1K × 4位 存储芯片组成 4K × 8位 的存储器
12根地址线
8根数据线
AA111 0 AA89
片选 译码
CS0
...
A0 ..
..
..
1K× 1K× 1K× 444
1
Hale Waihona Puke (1) 位扩展 （增加存储字长）
10根地址线
用 2片 1K × 4位 存储芯片组成 1K × 8位 的存储器
•••
A9
8根数据线
A0
•• ••
2114
2114
D7
D4
D0 CS
WE
2
(2) 字扩展（增加存储字的数量）
用 2片 1K × 8位 存储芯片组成 2K × 8位 的存储器
11根地址线 AA910
D7
CS1
..
1K× 4
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2014/12/17
1 2 3 4 5 6 7 8 9 10 11 12
24 23 22 21 20 19 18 17 16 15 14 13
Vcc A8 A9 WE* OE* A10 CS* D7 D6 D5 D4 D3
16
功能
张臣
《微机原理与应用》课件
2、静态RAM Intel 6264
存储容量为8K×8 28个引脚：
2014/12/17 张臣 6
《微机原理与应用》课件
1、存储器结构
② 地址译码电路
0 A5 A4 A3 A2 A1 A0 0 存储单元 行 译 码 1 64个单元 1 列译码 A3A4A5
2014/12/17
1
译 码 器
A2 单译码结构 A1 双译码结构 A
0
7 双译码可简化芯片设计 64个单元 主要采用的译码结构0
2014/12/17 张臣 22
《微机原理与应用》课件
1、 EPROM芯片2716
存储容量为2K×8 24个引脚：
11根地址线A10～A0 8根数据线DO7～DO0 片选/编程CE*/PGM 输出允许控制OE* 编程电压VPP
A7 A6 A5 A4 A3 A2 A1 A0 DO0 DO1 DO2 Vss
2014/12/17
张臣
18
《微机原理与应用》课件
4、静态RAM Intel 6116、6264的读写过程
向 ＲＡＭ 芯片写入数据时，首先选中芯片，即控制 线使芯片的ＣＥ引脚变为低电平，同时写信号控制线 使芯片的ＷＥ引脚变为低电平，这时由数据线 Ｏ０～ Ｏ７传入的数据写入地址线号线 Ａｉ～Ａ０决定的字 节单元中，其中地址线号线 Ａｉ～Ａ０上的信号是由 ＣＰＵ 输出的。 同样，从 ＲＡＭ 芯片读数据是在ＣＥ和ＯＥ同时有 效 （低电平） 的情况下进行的，它们有效时，地址 信号线 Ａｉ～Ａ０选中字节单元内容由数据线 Ｏ ０～Ｏ７送出，完成读数操作。
常用的静态 ＲＡＭ 芯片有６１１６（２ＫＢ×８位）、 ６２６４（８ＫＢ×８位） 和６２２５６（３２ＫＢ ×８位）等型号 静态 ＲＡＭ 存储器芯片除了电源 Ｖｃｃ和 ＧＮＤ引 脚以外，其他引脚主要分为三类：数据线、地址线和控 制线 。 由于它们的容量不同，使得用于寻址各芯片全部字节单 元的地址线的数目不同：６１１６存储器的容量是２Ｋ Ｂ，需要地址线的数目是１１根 （２ＫＢ＝２１１）； ６２６４（８ＫＢ×８位） 存储器地址线的数目是１ ３根；
2014/12/17 张臣 21
《微机原理与应用》课件
六、EPROM EPROM
常用EPROM 程序存储器 ： Intel公司的典型系列芯片 。 如：2716（2K × 8位）、2732A（4K × 8）、2764（8K × 8）、27128（16K × 8）、 27256（32K × 8）、27512 （64K × 8）。 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原 有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息0
2014/12/17 张臣 9
《微机原理与应用》课件
2．存储器外部信号引线
D0～7数据线：传送存储单元 内容。根数与单元数据位 数相同。 A0～9地址线：选择芯片内部 一个存储单元。根数由存 储器容量决定。 CS片选线：选择存储器芯片。 当CS信号无效，其他信号线 不起作用。 R/W(OE/WE)读写允许线 打开数据通道，决定数据的 传送方向和传送时刻。
数据总线
2014/12/17
存储器的逻辑结构示意图 张臣
4
《微机原理与应用》课件
1、存储器结构
读 数 址 址 写 据 存储器芯片的主要部分，用来存储信息 存储体 寄 译 电 寄 ② 地址译码电路 码 路 存 DB AB 存 地 地 ① 存储体
根据输入的地址编码来选中芯片内某个特定 的存储单元
7
63
单译码
双译码
张臣
7
《微机原理与应用》课件
1、存储器结构
③ 片选和读写控制逻辑
片选端CS*Leabharlann CE* 有效时，可以对该芯片进行读写操作
输出OE*
控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线
写WE*
控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线
2014/12/17 张臣 20
《微机原理与应用》课件
五、 只读存储器（ 只读存储器（ROM ROM） ）
4.EEPROM：可电擦除PROM 既可全片擦除也可字节擦除，可在线擦除信息，又能失电保 存信息，具备RAM、ROM的优点。但写入时间较长。 5、Flash ROM： 闪烁存储器，一种新型存储器，是从EPROM演化而来 的，是一种非易失性、电擦除型存储器。 在线修改其存储单元中的数据，读写速度很快 与EEPROM区别： EEPROM可按字节擦除和更新， Flash只能按分块进行 兼具有EEPROM和SRAM的优点。
13根地址线A12～A0 8根数据线D7～D0 片选CS1*、CS2 写允许信号WE* 读选通输出开放OE*
NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 +5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D17 3
28 27 26 25 24 23 22 21 20 19 18 17 16 15
Vcc PGM* NC A8 A9 A11 OE* A10 CE* D7 D6 D5 D4 D24 3
《微机原理与应用》课件
七、EEPROM
用加电方法，进行在线（无需拔下，直接在 电路中）擦写（擦除和编程一次完成） 有字节擦写、块擦写和整片擦写方法 并行EEPROM：多位同时进行 串行EEPROM：只有一位数据线 既能扩展为片外EPROM，又能扩展为片外 RAM。
2014/12/17
功能
张臣
《微机原理与应用》课件
3、静态RAM 6116、6264的控制线
控制线共三根，它们都是低电平有效，分别是： １）ＣＥ。片选信号输入线，只有有效时，才能进 行写入或读出数据的操作。 ２）ＯＥ。读选通信号输入线，只有有效时，被寻 址字节单元中的内容才能读出。一般连接 ＭＣＳ-５ １单片机的ＲＤ信号线。 ３）ＷＥ。写允许信号输入线，只有有效时，被寻址 字节单元才能写入内容。一般连接 ＭＣＳ５１单片 机的ＷＲ信号线。
二．半导体存储器的分类
静态RAM（SRAM） 随机存取存储器 （RAM） 半导体 存储器 只读存储器 （ROM） 动态RAM（DRAM） 非易失RAM（NVRAM）
掩膜式ROM 一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM） 电擦除可编程ROM（EEPROM） 闪烁存储器FLASH ROM（EEPROM）
2014/12/17 张臣 15
《微机原理与应用》课件
1、静态RAM Intel 6116
存储容量为2048×8 24个引脚：
11根地址线A10～A0 8根数据线D7～D0 片选CS* 写允许信号WE* 读选通输出开放OE*
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
第8章 89C51的存储器扩展
南京航空航天大学机电学院 张臣 2014年12月17日
1
《微机原理与应用》课件
主要内容
半导体存储器概述 存储器的连接和扩展设计 存储器与单片机的连接实例 EPROM和RAM的综合扩展 单片机外接EEPROM电路的存储器电路
2014/12/17
张臣
2
2014/12/17 张臣 8
《微机原理与应用》课件
1、存储器结构
存储器内部为双向地址译码，以节省内部引线和驱动器. 如：1K容量存储器，双 向地址译码需要10根地 址线。 单向译码需要1024根译 码输出线和驱动器。 双向译码 X、Y方向各为 32根译码输出线和驱动 器。 总共需要64根译码线和 64个驱动器。
2014/12/17
张臣
12
《微机原理与应用》课件
三、随机读写存储器 、随机读写存储器
存储器中的信息可读可写，但失电后会丢失信息， 读取和存入数据的时间很短。 1.双极型：由TTL电路组成基本存储单元，存取速度快。 2.MOS型：由CMOS电路组成基本存储单元，集成度高、 功耗低。 SRAM：静态RAM。存储单元使用双稳态触发器，可带电 信息可长期保存。 DRAM动态RAM：使用电容作存储元件，需要刷新电路。 集成度高，反应快，功耗低，但需要刷新电路。
2014/12/17 张臣 25
《微机原理与应用》课件
EEPROM芯片2817A
存储容量为2K×8 28个引脚： 11根地址线A10～A0 8根数据线I/O7～I/O0 片选CE* 写允许信号WE* 读选通输出开放OE* 状态输出RDY/BUSY*
13根地址线A12～A0 8根数据线D7～D0 片选CE* 编程PGM* 输出允许控制OE* 编程电压VPP
2014/12/17
张臣
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14
2014/12/17
张臣
19
《微机原理与应用》课件
五、只读存储器（ROM 五、只读存储器（ ROM） ）
工作时，ROM中的信息只能读出，要用特殊方式写入(固化 信息)，失电后可保持信息不丢失。只读存储器 ＲＯＭ 主要 用作程序存储器。 1.掩膜ROM：不可改写ROM，由生产芯片的厂家固化信息。在 最后一道工序用掩膜工艺写入信息，用户只可读。 2.PROM：可编程ROM，用户可进行一次编程。存储单元电路由 熔丝相连，当加入写脉冲，某些存储单元熔丝熔断，信息永 久写入，不可再次改写。 3.EPROM：可擦除PROM，用户可以多次编程。编程加写脉冲后， 某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息 写入。用紫外线照射可驱散浮动栅，原有信息全部擦除，便 可再次改写。
1 2 3 4 5 6 7 8 9 10 11 12
24 23 22 21 20 19 18 17 16 15 14 13
Vcc A8 A9 WE* OE* A10 CS* D7 D6 D5 D4 D3
16
功能
张臣
《微机原理与应用》课件
2、静态RAM Intel 6264
存储容量为8K×8 28个引脚：
2014/12/17 张臣 6
《微机原理与应用》课件
1、存储器结构
② 地址译码电路
0 A5 A4 A3 A2 A1 A0 0 存储单元 行 译 码 1 64个单元 1 列译码 A3A4A5
2014/12/17
1
译 码 器
A2 单译码结构 A1 双译码结构 A
0
7 双译码可简化芯片设计 64个单元 主要采用的译码结构0
2014/12/17 张臣 22
《微机原理与应用》课件
1、 EPROM芯片2716
存储容量为2K×8 24个引脚：
11根地址线A10～A0 8根数据线DO7～DO0 片选/编程CE*/PGM 输出允许控制OE* 编程电压VPP
A7 A6 A5 A4 A3 A2 A1 A0 DO0 DO1 DO2 Vss
2014/12/17
张臣
18
《微机原理与应用》课件
4、静态RAM Intel 6116、6264的读写过程
向 ＲＡＭ 芯片写入数据时，首先选中芯片，即控制 线使芯片的ＣＥ引脚变为低电平，同时写信号控制线 使芯片的ＷＥ引脚变为低电平，这时由数据线 Ｏ０～ Ｏ７传入的数据写入地址线号线 Ａｉ～Ａ０决定的字 节单元中，其中地址线号线 Ａｉ～Ａ０上的信号是由 ＣＰＵ 输出的。 同样，从 ＲＡＭ 芯片读数据是在ＣＥ和ＯＥ同时有 效 （低电平） 的情况下进行的，它们有效时，地址 信号线 Ａｉ～Ａ０选中字节单元内容由数据线 Ｏ ０～Ｏ７送出，完成读数操作。
常用的静态 ＲＡＭ 芯片有６１１６（２ＫＢ×８位）、 ６２６４（８ＫＢ×８位） 和６２２５６（３２ＫＢ ×８位）等型号 静态 ＲＡＭ 存储器芯片除了电源 Ｖｃｃ和 ＧＮＤ引 脚以外，其他引脚主要分为三类：数据线、地址线和控 制线 。 由于它们的容量不同，使得用于寻址各芯片全部字节单 元的地址线的数目不同：６１１６存储器的容量是２Ｋ Ｂ，需要地址线的数目是１１根 （２ＫＢ＝２１１）； ６２６４（８ＫＢ×８位） 存储器地址线的数目是１ ３根；
2014/12/17 张臣 21
《微机原理与应用》课件
六、EPROM EPROM
常用EPROM 程序存储器 ： Intel公司的典型系列芯片 。 如：2716（2K × 8位）、2732A（4K × 8）、2764（8K × 8）、27128（16K × 8）、 27256（32K × 8）、27512 （64K × 8）。 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原 有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息0
2014/12/17 张臣 9
《微机原理与应用》课件
2．存储器外部信号引线
D0～7数据线：传送存储单元 内容。根数与单元数据位 数相同。 A0～9地址线：选择芯片内部 一个存储单元。根数由存 储器容量决定。 CS片选线：选择存储器芯片。 当CS信号无效，其他信号线 不起作用。 R/W(OE/WE)读写允许线 打开数据通道，决定数据的 传送方向和传送时刻。
数据总线
2014/12/17
存储器的逻辑结构示意图 张臣
4
《微机原理与应用》课件
1、存储器结构
读 数 址 址 写 据 存储器芯片的主要部分，用来存储信息 存储体 寄 译 电 寄 ② 地址译码电路 码 路 存 DB AB 存 地 地 ① 存储体
根据输入的地址编码来选中芯片内某个特定 的存储单元
7
63
单译码
双译码
张臣
7
《微机原理与应用》课件
1、存储器结构
③ 片选和读写控制逻辑
片选端CS*Leabharlann CE* 有效时，可以对该芯片进行读写操作
输出OE*
控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线
写WE*
控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线
2014/12/17 张臣 20
《微机原理与应用》课件
五、 只读存储器（ 只读存储器（ROM ROM） ）
4.EEPROM：可电擦除PROM 既可全片擦除也可字节擦除，可在线擦除信息，又能失电保 存信息，具备RAM、ROM的优点。但写入时间较长。 5、Flash ROM： 闪烁存储器，一种新型存储器，是从EPROM演化而来 的，是一种非易失性、电擦除型存储器。 在线修改其存储单元中的数据，读写速度很快 与EEPROM区别： EEPROM可按字节擦除和更新， Flash只能按分块进行 兼具有EEPROM和SRAM的优点。
13根地址线A12～A0 8根数据线D7～D0 片选CS1*、CS2 写允许信号WE* 读选通输出开放OE*
NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 +5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D17 3
28 27 26 25 24 23 22 21 20 19 18 17 16 15
Vcc PGM* NC A8 A9 A11 OE* A10 CE* D7 D6 D5 D4 D24 3
《微机原理与应用》课件
七、EEPROM
用加电方法，进行在线（无需拔下，直接在 电路中）擦写（擦除和编程一次完成） 有字节擦写、块擦写和整片擦写方法 并行EEPROM：多位同时进行 串行EEPROM：只有一位数据线 既能扩展为片外EPROM，又能扩展为片外 RAM。
2014/12/17
功能
张臣
《微机原理与应用》课件
3、静态RAM 6116、6264的控制线
控制线共三根，它们都是低电平有效，分别是： １）ＣＥ。片选信号输入线，只有有效时，才能进 行写入或读出数据的操作。 ２）ＯＥ。读选通信号输入线，只有有效时，被寻 址字节单元中的内容才能读出。一般连接 ＭＣＳ-５ １单片机的ＲＤ信号线。 ３）ＷＥ。写允许信号输入线，只有有效时，被寻址 字节单元才能写入内容。一般连接 ＭＣＳ５１单片 机的ＷＲ信号线。
二．半导体存储器的分类
静态RAM（SRAM） 随机存取存储器 （RAM） 半导体 存储器 只读存储器 （ROM） 动态RAM（DRAM） 非易失RAM（NVRAM）
掩膜式ROM 一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM） 电擦除可编程ROM（EEPROM） 闪烁存储器FLASH ROM（EEPROM）
2014/12/17 张臣 15
《微机原理与应用》课件
1、静态RAM Intel 6116
存储容量为2048×8 24个引脚：
11根地址线A10～A0 8根数据线D7～D0 片选CS* 写允许信号WE* 读选通输出开放OE*
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
第8章 89C51的存储器扩展
南京航空航天大学机电学院 张臣 2014年12月17日
1
《微机原理与应用》课件
主要内容
半导体存储器概述 存储器的连接和扩展设计 存储器与单片机的连接实例 EPROM和RAM的综合扩展 单片机外接EEPROM电路的存储器电路
2014/12/17
张臣
2
2014/12/17 张臣 8
《微机原理与应用》课件
1、存储器结构
存储器内部为双向地址译码，以节省内部引线和驱动器. 如：1K容量存储器，双 向地址译码需要10根地 址线。 单向译码需要1024根译 码输出线和驱动器。 双向译码 X、Y方向各为 32根译码输出线和驱动 器。 总共需要64根译码线和 64个驱动器。
2014/12/17
张臣
12
《微机原理与应用》课件
三、随机读写存储器 、随机读写存储器
存储器中的信息可读可写，但失电后会丢失信息， 读取和存入数据的时间很短。 1.双极型：由TTL电路组成基本存储单元，存取速度快。 2.MOS型：由CMOS电路组成基本存储单元，集成度高、 功耗低。 SRAM：静态RAM。存储单元使用双稳态触发器，可带电 信息可长期保存。 DRAM动态RAM：使用电容作存储元件，需要刷新电路。 集成度高，反应快，功耗低，但需要刷新电路。
2014/12/17 张臣 25
《微机原理与应用》课件
EEPROM芯片2817A
存储容量为2K×8 28个引脚： 11根地址线A10～A0 8根数据线I/O7～I/O0 片选CE* 写允许信号WE* 读选通输出开放OE* 状态输出RDY/BUSY*
13根地址线A12～A0 8根数据线D7～D0 片选CE* 编程PGM* 输出允许控制OE* 编程电压VPP
2014/12/17
张臣
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14
2014/12/17
张臣
19
《微机原理与应用》课件
五、只读存储器（ROM 五、只读存储器（ ROM） ）
工作时，ROM中的信息只能读出，要用特殊方式写入(固化 信息)，失电后可保持信息不丢失。只读存储器 ＲＯＭ 主要 用作程序存储器。 1.掩膜ROM：不可改写ROM，由生产芯片的厂家固化信息。在 最后一道工序用掩膜工艺写入信息，用户只可读。 2.PROM：可编程ROM，用户可进行一次编程。存储单元电路由 熔丝相连，当加入写脉冲，某些存储单元熔丝熔断，信息永 久写入，不可再次改写。 3.EPROM：可擦除PROM，用户可以多次编程。编程加写脉冲后， 某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息 写入。用紫外线照射可驱散浮动栅，原有信息全部擦除，便 可再次改写。