实验7计数器、译码器和数码显示器

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
按计数进制分:二进制、十进制Βιβλιοθήκη Baidu任意进制;
按计数方式分:加计数、减计数、可逆计数器。
二. 实验原理
CC4518功能:双二—十进制同步加计数器
逻辑符号:
功能表:
CP
EN
CR

1
0
Q3Q2Q1Q0 加计数
0

0

×
0
加计数 不变
×

0

0
0
不变 不变
1

0
不变
×
×
1
Q3 ~ Q0 = 0
CR是清零端,高电平有效,不用时应置低电平。
二. 实验原理
3.数码显示器
1)作用:直观的显示数码。
2)分类: ?按显示器发光段数分为七段显示或八端显示; ?按显示器所用发光材料分为荧光数码管、半导体数码 管(LED)及液晶显示器。
二. 实验原理
七段数码显示器:
七段发光线段分别用a、b、c、d、e、f、g七个小写字母表示。
二. 实验原理
LED有两种:共阳极型和共阴极型:
3.用一片CC4518和门电路构成一个24(或60)进制计 数器,画出电路图。
2020年4月4日
三. 实验内容
2.用CC4518、CC4511、SM4205和门电路构成一个 10 以内任意进制计数、译码、显示电路。
五进制或七进制,自行设计电路(使用反馈清零法)。 可以参考图2.7.4构成六进制加计数器的方法。
1)静态实验:N加单脉冲,验证电路的正确性。
2)动态实验:N加连续脉冲,观察并记录输出与计数脉冲 的波形。
计数脉冲的输入方式 : CP端输入,为上升沿触发,EN端接高电平。 EN端输入,为下降沿触发,CP端接低电平。
二. 实验原理
CC4518应用:
★实现十进制加计数
电路:
波形图:
计数脉冲N由EN端输入,实现了十进制加计数。 每来一个计数脉冲,计数器就加1, 逢十恢复为零。
二. 实验原理
★实现一百进制加计数

LED优点:亮度高、字形清晰,工作电压低( 1.5~3V)、 体积小、可靠性高、寿命长,响应速度极快。
三. 实验内容
1.用CC4518、CC4511、SM4205构成一个十进制计数、 译码、显示电路。
1)静态实验:
N接单脉冲,每按一次单脉冲按键, 来一个计数脉冲,数码管显示数字加1, 在0~9之间变化。
实验箱内部 已经连接
2)动态实验:
N接连续脉冲,f = 1024Hz,用示 波器观察Q3 ~ Q0及N的波形,注意它 们的时序关系,把波形记录下来。(观 察时N应展现10个脉冲波形)
三. 实验内容
N:
Q0: Q1: Q2: Q3:
012 3 456 7 8 9 01
思考:观察波形时,应选用Q3、Q2、Q1、 Q0、N哪一个作为触发信号?
十位计数器的EN接个位计数器的Q3。
思考:如用CP作为计数脉冲构成一百进 制加计数,如何实现?
二. 实验原理
★实现非十进制加计数(如六进制)
利用清零功能,将输出信号反馈到清零端,实现任 意进制的加计数器。
当Q3 ~ Q0 初态为0时,在前五个计数脉冲作用下,正常 计数;当第六个脉冲下降沿到来时, Q3 ~ Q0 的状态变为 0110,Q2、Q1经过门电路,使CR端由原来的“0”变为“1”, 立刻清零,使Q3 ~ Q0变为0,从而实现模6加计数。
思考:观察波形时,又应选用Q3、Q2、 Q1、Q0、N哪一个作为触发信号?
四. 思考题
1.用一片CC4518中两个十进制计数器级联构成一个百 进制计数器,能否将计数脉冲加在CP端?如能,试 画出电路图。(提示:需加门电路)
2.七段译码/驱动器74LS247的输出a~g为低电平有效, 那么应采用共阴极还是共阳极数码管显示?
计数器、译码器和 数码显示器
制作教师:龚秋英
一. 实验目的
1.掌握计数器的逻辑功能及使用方法。 2.熟悉译码器和数码显示器的使用方法。
二. 实验原理
1.计数器
是数字系统的基本逻辑器件。
◆记录输入时钟脉冲的个数 ◆实现分频、定时 ◆产生节拍脉冲和脉冲序列
计数器的分类:
按工作方式分:同步式和异步式;
★ BI为灭灯输入, 优先级次之 。在LT= 1 条件下,BI接低电平,
则输出a ~ g全为低电平,数码管熄灭不亮。
★ LE为锁定输入, 优先级再次之 。在LT= 1、BI= 1 条件下, LE接高电平,则输出 a ~ g状态锁定,保持不变。
因此,CC4511在译码工作状态时,必须LT= 1、BI= 1、 LE = 0。
二. 实验原理
2.译码器
将具有特定含义的二进制码进行辨别,并转换成控制信号。
CC4511七段锁存/译码/驱动器:
逻辑符号:
功能表:
二. 实验原理
输入D、C、B、A为8421码,输出a、b、c、d、e、f、g 为高电平输出有效。
★ LT为灯测试端,优先级最高。LT低电平,译码器的输出a ~ g全为 高电平,七段数码显示器显示8字型。
相关文档
最新文档