ICT测试盲点问题和PCB测试点设计

合集下载

奥源PCB板ICT-INT测试线方案0105

PCB板单工位双切测试INT布局示意图
测试工位2 测试压合气缸2
前段等待轨道2
扫码枪2
测试升降轨道线2
扫码枪1
测试工位1 测试压合气缸1 测试上治具
前段等待轨道1
测试升降轨道线1
测试下治具
型材机架
Page 6
PCB板单工位双切测试机构简介1
ICT测试工位治具
INT测试工位治具（连体，治具为一个大治具）
来料皮带线
Page 3
PCB板单工位双切测试ICT-INT3D示意图
三色报警灯
电脑显示器
型材防护罩
鼠标键盘操作按钮
型材机架
下层仪器柜
Page 4
PCB板单工位双切测试ICT布局示意图
前段等待轨道
扫码枪
测试升降轨道线2
测试工位
测试压合气缸
测试上治具
型材机架
测试升降轨道线1
测试下治具
Page 5
测试完成后，系统记录良品与不良品，PCB板流向下工位，或将良品与不良品分类
到指定的位置
PCB板移载机3D示意图
移载电机
宽度调节手轮
移载轨道阻挡定位
气缸轨道电机型材机架Page源自10PCB板移载机机构简介
阻挡气缸
铝型材轨道
输送皮带
步进电机
Page 11
轨道宽度调节手轮
PCB板排不良机机构简介
感应器感应到PCB板后，阻挡定位气缸下降定位
测试压合气缸
轨道升降气缸带动轨道下将，PCB板落在下测试治
具中
上测试治具
测试压合气缸下降，压住 PCB板进行测试
升降导柱
Page 7
升降轨道

ICT测试局限性分析

ICT测试局限性分析ICT测试局限性分析在实际的电路板上,大量各式主,被动组件通过串,并联方式连接起来. 下述情形,ICT无法测试或无法准确测试.1) 探针不可即的零件一般来说,每个零件的两端(或各引脚)所在的铜箔面均有探针触及才可测试.目前, 本厂SMT零件,IC脚(包括悬空引脚)少数因没有相应的Test Point而未取探针,致使这颗零件以及与之相关的开短路不可测. 今后可考虑在同一金道上加装双针(确保探点接触良好)来解决.Sub-Board上的零件,多数零件没有取到针号,故不可测. 最好是生产时Sub-Board亦用ICT测试.2) 小电容并联大电容(C1//C2),小电容不可测两电容并联后,容值为C1+C2, 一般而言,如果C2的容值是C1的10倍以上,则C1不可测.假设: C1=100nF ;C2=1uF.通常,实际之电容均以标准电容量的±20%的误差表示之. 故在编制程序时,通常设±Tol erance为20. 设标准值为100nF+1uF=1100 nF.则:下限为1100 nF*(1-20%)=880 nF;上限为1100 nF*(1+20%)=1320 nF.当C1缺件时, C1+C2=1000 nF, 仍在880 nF~1320 nF的范围内,故C1不可测.实际电子线路中,常见大,小电容并联,或者是小电容经电感或小电阻与大电容并联. 所以小电容不可测的情形最常遇到.3) 大电阻并联小电阻R1//R2,大电阻不可测一般而言, 如果R1的阻值是R2的20倍以上,则R1不可测.两电阻并联后,其阻值为R1*R2//(R1+R2),比小电阻略小. 这时大电阻缺件不可测. 当然,如果R2错成R1,只要下限小于50,仍然可测.计算方法同样可参照以下计算方法，假设R1是10欧姆，R2是200欧姆，上下限为±10%，则设定标准值为R1*R2//(R1+R2)=9.5 下限为9.5*(1-10%)=8.55上限为9.5*(1+10)=10.45当R2缺件时，R1//R2=10,仍然在8.55~10.45的范围内，故R2缺件不可测。

ICT测试不良及常见故障的分析方法

ICT測試不良及常見故障的分析方法本文主要介绍ICT测试的不良品之常见故障的分析方法，旨在帮助检修人员能够对常见的不良现象进行快速而准确的判断与分析，同时本说明书也可以作为学习的参考数据。

1.开路不良所谓开路不良就是指在某一个短路群中，各个测试点之间本来应该是短路，但却出现了某个测试点对其所在短路群的其它测试点是开路的。

出现开路不良的可能原因有如下几个方面：(1)PCB Open；(2)零件造成的；它又包括如下几个方面：A．立件与漏件；B．空焊；C．零件不良(3)测试点有问题A．探针未接触到；B．测试点氧化；C．测试点有东西挡住；D．测试点在防焊区【说明】在平常出现比较多的情况是立件于漏件，空焊，PCB Open和零件不良。

对于立件和漏件可以通过目检查出；PCB Open只要细心查看两测试点之间的线路，看在测试点之间是否有断线的情况发生，零件不良造成的开路不良通常是由于电阻，电感等零件损坏而造成的其本体开路。

如果将一块好的PCB板与之比较发现没有差异（通常比较的是电阻），则表明测试点有问题，需检查PCB板上的测试点是否有问题或检查治具上的测试针是否有问题。

2.短路不良所谓短路不良是指存在于不同的短路群中的测试点在正常情况下应该是开路的，但却出现了短路的情况。

出现短路的原因有以下几个方面：（1）零件短路（由于在零件两端存在有锡丝而造成短路）（2）零件不良，本体短路（通常是由于零件损坏了的缘故）：（3）PCB短路（存在比较多的情况是：出现短路不良的两个测试点的步线十分靠近，由于印刷的原因在某处出现了短路，尤其是在印有字迹的地方要特别注意，绝大部分多数的PCB短路都发生在这里。

（4）BGA短路（可能是BGA下方的锡球短路，也有可能是BGA本体短路），这比较麻烦，必须有90%以上的把握时才能拆BGA。

【说明】对于零件短路可以通过重新焊过该零件当可解决短路不良的情况，对于零件本体短路可以通过更换零件来加以解决；对于PCB短路应首先注意测试点之间的走线，在可能出现短路的地方（尤其是在有字迹遮住的地方）在没有找到其它原因的情况下最好用笔刀割一下，在进行这个操作的时候必须很小心，不要将步线刮断了而造成新的开路不良。

ICT测试工艺要求

定位孔设计失败案例
上图为一款显示板(202302140230)，定位孔为方形…
测试点的技术要求
1、保证PCB上所有的网络必须有1个以上的测试点； 2、网络布板后，保证每个测试点都有网络属性； 3、没有连接元件的网络，网络名不能相同； 4、不能将SMT元件、插件元件的焊盘作为测试点；
5、测试点尽可能的全部布置在焊接面上；
LOGO
LOGO
ICT 测试工艺技术要求Байду номын сангаас
2015-11-6
目
录
1
定位孔的技术要求
2
测试点的技术要求
定位孔的技术要求
1、主控板上要有3个以上不对称的定位孔； 2、显示板单板上要有2个以上不对称的定位孔； 3、定位孔必须是圆形的； 4、定位孔孔径为4mm，3mm，2.7mm，直径误差为+0.05/-0mm，孔距的公差要求在±0.08mm之内； 5、定位孔、安装孔周围0.5mm范围内不能有铜箔（防止过波峰时孔内填锡）； 6、放置时应尽量拉开距离，且距离板边缘至少有2mm以上的间距； 7、定位孔离测试焊盘中心的间距在3mm以上。
测试点的技术要求
11、测试点的密度不能大于每平方厘米4-5个，应均匀分布； 12、高压测试点与低压测试点的间距应符合安规要求； 13、电源和地测试点的要求；每根针最大承受2A的电流，超出此范围的，需要置多个测试点； 14、测试点不能被条码遮住，或被胶盖住； 15、使用过孔做测试点时，应在过孔外增加1mm以上的焊盘。
6、测试点为圆形(直径1mm以上)或方形(1mm*1mm以上)； 7、测试点需做好标注(TP1,TP2…)，且尽量固化； 8、测试焊盘的中心间距应大于2.54mm(100mil)； 9、测试点与焊接面上的元件间距应大于2.54mm； 10、测试点到PCB边缘的距离应大于3.175mm(125mil)；

ONYX ICT 测试改善

1．改善ONYX ICT 测试不稳定现象。

不稳定原因：ICT 供应商提供的ICT夹具原配顶针是2N（2000）力度的尖针，顶在测试点焊盘上面，力度不够，接触有阻值，而且尖形顶针容易顶在测试点过孔里面，容易造成尖形顶针断，固造成很多误判对测试造成不稳定，影响车间正常生产。

改善方法：公司针对ONYX 测试点特性，采用3N（3000）力度的梅花小四瓜针形。

顶在有过孔的测试焊盘上面接触性好，不容易顶进过孔里面，明显改善了测试不稳定现象。

2．改善ONYX ICT 测试放电方式
以前放电方式：取PCB在放电铜刷上面来回刷放2-3S秒。

1.影响测试时间2.容易造成掉件。

原始放电方式
改善后的放电方式：采用windows版本的ICT测试软件自带的放电功能进行放电1.节省了手动放电时间。

2.不容易造成元件掉件。

改善后的放电方。

ICT测试不良及常见故障的分析方法

1.开路不良所谓开路不良就是指在某一个短路群中，各个测试点之间本来应该是短路，但却出现了某个测试点对其所在短路群的其它测试点是开路的。

2.短路不良所谓短路不良是指存在于不同的短路群中的测试点在正常情况下应该是开路的，但却出现了短路的情况。

（4）BGA短路（可能是BGA下方的锡球短路，也有可能是BGA本体短路），这比较麻烦，必须有90%以上的把握时才能拆BGA。

ICT测试点LAYOUT注意事项-

ICT 測試點LAYOUT 注意事項:ICT 测试点LAYOUT 注意事项:pcb layout 规则PCB 的每条TRACE 都要有一个作为测试用之TEST PAD(测试点)，其原则如下：1. 一般测试点大小均为30-35mil，元件分布较密时，测试点最小可至30mil.测试点与元件PAD 的距离最小为40mil。

2. 测试点与测试点间的间距最小为50-75mil，一般使用75mil。

密度高时可使用50mil,3. 测试点必须均匀分布于PCB 上，避免测试时造成板面受力不均。

4. 多层板必须透过贯穿孔(VIA)将测试点留于锡炉着锡面上(Solder Side)。

5. 测试点必需放至于Bottom Layer6. 输出test point report(.asc 档案powerpcb v3.5)供厂商分析可测率7. 测试点设置处:Setup􀃆pads􀃆stacks测试点设置处8.自动载入测试点100%:TOOLS􀃆DFT Audit􀃆下图* 自动100 加入%Test Point 设置3. 基準点(光学点) -for SMD:为了PICK & PLACE 机器自动放置SMD 零件之基準设定，因此必须在板子四周加上光学点。

1.在SOLDER MASK 範围内不可有任何TRACE，SILK SCREEN 及VIA，并且在下一层之相同位置必须为全部铜箔。

2. PCB 光学校正点应以圆形做法为準，以便于SMT 机器的定位。

四边有PIN 之IC pin1 及其对角端各作一个基準点，此基準点为1.0mm 圆形PAD，其SOLDER MASK 为3.0mm 圆形；此SOLDER MASK 内不可有其他之TRACE、SILK-SCREEN、VIA 及开孔。

3. 光学点之位置，必须与SMD 零件同一面(即零件面)，如为双面SMD 板，则双面亦须作光学点。

ICT通用盲点表

七，保險絲
1.保險絲压值无法侦测。
保阴丝
1.
1.
六
1.
1.
五
四，三极体类
1.双向可控硅ICT无法侦测。
2.同类型三极体误配ICT不能准确测量。
五，其它电子无件类
1.排针，端子片，接线柱等ICT无法侦测。
2.突波器，晶体掁荡器，蜂呜器，热敏电阻，光敏电阻等ICT无法侦测。
3.同一铜箔上的跳线或或两条跳并联ICT无法侦测。
六，集成电路类
1.特殊的集成电路极性及型号ICT无法侦测。
ICT
1，电阻类：
1.大电阻并联小电阻时，大电阻无法侦测。
2.大电阻并联大电容，大电阻无法侦测。
3.电阻并联电感，电阻无法侦测。
4.电阻厂牌，误差值，瓦特数ICT无法侦测。
5.电阻与跳线并联时，电阻无法侦测。
二，电容类：
1.大电容并联小电容时，小电容无法侦测。
2.电容并联电感时，电容无法侦测。
3.小电容并联小奥姆电阻，小电容无法侦测。
4.电容耐压值，温度系数，误差值，厂牌等ICT无法侦测。
5.二点测试法，容极性不可测。
三,二极管类
1.同向并联的二极管，ICT无法侦测。
2.二极管并联大电容时，二极管无法侦测。
3.二极管并联小电阻时，二极管无法侦测。
4.稳压二极管，稳压值ICT无法侦测。
5.二极管型号，厂牌ICT无法侦测。
6.发光二极管颜色，ICT无法侦测。

ICT测试盲点问题和PCB测试点设计

ICT测试盲点问题和PCB测试点设计ICT测试盲点问题不可测零件或不稳定测试程序〔电容〕：1.小电容并联大电容：C1＝1nf ，C2＝1uf（相差10倍以上），C1《《C2 ，C1无法准确测量。

2. 电容并联电感：需用交流电信号以相位分离法检测，但有误差，不易测出。

(电容并联小电阻) ：小电容300PF：标准值易偏高，较受旁路干扰，标准值易变更、不稳。

〔电阻〕：电阻并联电容：因为电容之充放电效应,测量值轿标准值偏低，延迟时间不可超过500 M Sec 重复测试不可超过5次，测试较不稳。

电阻并联电阻：测量值Rx＝R1*R2／(R1+R2)＝须修改标准值，并联电阻若有误差值，不易测试出。

电阻并联电感：在直流信号源下是近似短路，所以无法被准确测出。

电阻并联跳线：所有的电流皆流经跳线，所以电阻无法被测出。

小电阻并联大电阻：大电阻无法量测。

（相差20倍以上）〔二极管〕：二极管与电感并联：二极管无法准确测量。

二极管与跳线或保险丝并联：二极管无法准确测量。

齐纳二极管( Zener Diode )：量测电压为它的崩溃电压，超过系统量测范围。

二极管并联二极管：无法测量,ADSYS可以用DR Mode测试,可以准确量测。

〔其它〕：振荡器(XTAL)功能是否正常。

（振荡器是以小电容方式作量测,4MHz以下可以量测漏件）IC之保护二极管并联本身或其它IC之保护二极管，致IC脚空焊或折脚无法量测。

LAYOUT规则1.虽然有双面治具，但最好将被测点放在同一面。

以能做成单面测试为考虑重点。

若有困难则TOP SIZE针点要少于BOTTON SIZE。

2. 测点优先级：Ⅰ. 测试点(Test pad) Ⅱ. 零件脚(Component lead) Ⅲ. 贯穿孔(Via hole)-->但不可Mask.3. 二被测点或被测点与预钻孔之中心距不得小于 1.27mm(50mil)。

以大于2.54mm(100mil)为佳。

其次是1.905mm(75mil)。

PCB板ICT测试点设置方法

PCB板ICT测试点设置方法ICT类似如万用表，只是把表笔换成了测试针。

那么问题就简单了，一颗普通的RLC元件，都必须有两个测试点才能够测试，当然同一个网络共用的节点用一个测试点就可以了。

一般Coverage一般要求在85%以上才建议加入ICT测试。

ICT是在产品不通电的状况下，机器对产品上的每个元件进行阻值、容量、感量、通断等参数的测试。

FCT是在整合了ICT和功能测试，即完成ICT测试步骤后，转到产品通电状态，测试产品的各项正常工作时的参数。

这样的好处是不要再去拿放一次产品。

测试点的设计要求：1.定位孔采用非金属化的定位孔，误差小于0.05mm。

定位孔周围3mm不能有元件。

2.测试点直径不小于0.8mm，测试点之间的间距不小于1.27mm,测试点离元件不小于1.27mm，否则锡会流入到测试点上。

3.如果在测试面放置高度超过4mm的元器件，旁边的测试点应避开，距离4mm以上，否则测试治具不能植针。

4.每个电气节点都必须有一个测试点，每个IC必须有POWER及GROUND的测试点，且尽可能接近此元器件，最好在距离IC 2.5mm 范围内。

5.测试点不可被阻焊或文字油墨覆盖，否则将会缩小测试点的接触面积，降低测试的可靠性。

6.测试点不能被插件或大元件所覆盖、挡住。

7.不可使用过孔或DIP元件焊点做测试点。

ICT植针率需要达到100%，元件可测试率要达到85%以上。

ICT在线测试原理摘要：本文介绍在线测试的基本知识和基本原理。

1 慨述1.1 定义在线测试，ICT，In-Circuit Test，是通过对在线元器件的电性能及电气连接进行测试来检查生产制造缺陷及元器件不良的一种标准测试手段。

它主要检查在线的单个元器件以及各电路网络的开、短路情况，具有操作简单、快捷迅速、故障定位准确等特点。

飞针ICT基本只进行静态的测试，优点是不需制作夹具，程序开发时间短。

针床式ICT可进行模拟器件功能和数字器件逻辑功能测试，故障覆盖率高，但对每种单板需制作专用的针床夹具，夹具制作和程序开发周期长。

ICT测试不良原因分析

ICT 测试不良原因分析1．开路不良：（常由探针接触不良所致）开路不良只针对某一短路群而言，例如：有短路群：< 1，4，10，12 > ，ICT测试出1，10开路不良，表示PCB 上测试点1与测试点10之间电阻大于55Ω（或55-85Ω），可以用万用表在PCB 上的测试点上进行验证；可能原因：1）测试针坏掉，或针型与待测板上的测试点不适合；2）测试点上有松香等绝缘物品；3）某一元器件漏装、焊接不良、错件等；4）继电器、开关或变阻器的位置有变化；5）PCB 上铜箔断裂，或Via Hole 与铜箔之间Open 。

2．短路不良：（短路不良要第一优先处理，而开路不良常常由于探针接触不良所致）短路不良指两个点（不在同一短路群内，即本来应该大于25Ω（或25-55Ω））的电阻小于5Ω（或5-15Ω），可以用万用表在PCB 上的测试点上进行验证；可能原因：1）连焊（应该在两个NET 相关的焊接点上寻找）；2）错件，多装器件；3）继电器、开关或变阻器的位置有变化；4）测试针接触到别的器件；5）PCB 上铜箔之间短路；3．元器件不良：测试值偏差超差比较小，则可能原因：1）器件本身的偏差就这么大；2）测试针的接触电阻较大；3）错件、焊接不良、反装；测试值偏差超差比较大，则可能原因：1）器件坏掉；2）测试针坏掉（与该针相连的器件均超差比较大）3）测试点上有松香等绝缘物品；4）PCB 上铜箔断裂，或Via Hole 与铜箔之间Open 。

5）错件、漏件、反装；6）器件焊接不良；4．IC 空焊不良（以T est J et 测试）：测试值偏小，可能原因：1）IC 的此脚空焊；2）测试针接触不良；3）从测试点至IC脚之间Open 。

4）IC 此脚的内部不良（可能性极少）；测试值偏大，可能原因：1）有短路现象；2）IC 此脚的内部不良（可能性极少）。

其他：当R 、L 测试值偏差为99 .99% ，D 、Q 测试值为2V 左右及电容测试值为0时，并且几个器件均有同一测试针时，可能原因：该测试针坏掉，或测试点接触不良，或PCB 上铜箔断裂，或Via Hole 与铜箔之间Open 。

ICT测试盲点原因分析

ICT测试盲点原因分析第一篇：ICT测试盲点原因分析ICT测试盲点原因分析1．探针不可及的零件。

2．小电容并联大电容（C1//C2），小电容不可测。

一般而言，C2的容值是C1的10倍以上，C1不可测。

3．大电阻并联小电阻（R1//R2），大电阻不测。

一般而言，如何R1的容值是R2的20倍以上，则R1不可测。

两电阻并联后，其阻值比小电阻略小，这是大电阻缺件不可测。

同理，与跳线并联的电阻也不可测。

4．小电阻过小，无法准确测试。

虑及探针接触电阻，排线连接器等电阻的影响，故上限要放宽。

5．同一铜箔上的跳线以及相并联的跳线漏件不可测。

6．大电阻并联大电容，大电阻无法准确测试。

要考虑两个影响因素，一个是电容的充电时间较长，要等显示值稳定之后读数，另外，假若电阻的阻值较大，则电容的漏电电阻不能忽略，测定的阻值可能比电阻的实际阻值小。

实际调试时才能判断是否可测。

7．小电容并联小电阻，小电容不可测。

8．电感并联电阻或电容及其它元件，电阻或其它元件不可测9．二极体同向并联，其中一个漏件或空焊不可测 10．小电阻并联元件所并联的元件不可测 11．电容容值过小，一般不准确测试 12． IC 内部性能、晶振、可调电阻（VR）、热敏电阻，突波吸收器等一些元件本身特性原因不可测或无法准确测试 13．二极体、晶体管并联大电容，二极体、晶体管不可测 14．元件的高低点同在一个短路群，其元件不可测 15． IC空焊测试时,如果被测IC有接脚有电容并联,则此接脚开路无法测试.16．电阻与跳线并联时,电阻不可测.17．电感（或变压器、继电器）与跳线并联不可测。

18．电感错件为跳线或被短路无法测试。

第二篇：ICT测试常见异常解决方案ICT测试常见异常解决方案一、当测试员把ICT治具装好后,发现测试不良连续2 PCS以上应首先检查：1、ICT程式是否选用正确，确认是否有升版，ECN，重工单，暂代料等；2、排线是否插正确，对号入座；3、所测试PCB板是否曾经过功能测试而没放电的板子，如没放电则烧坏ICT开关板；4、ICT压床是否完全压到位，检查ICT气压是否在4—6Pa之间。

ICT测试针对LAYOUT的要求

考量可測性之PCB設計布線規則前言今日電子產品越趨輕薄短小，PCB之設計布線也越趨複雜困難。

除了需兼顧功能性與安全性外，更需可生產及可測試。

茲就可測性之需求提供規則供設計布線工程師參改。

如能注意及之，將可為貴公司省下可觀之治具製作費用並增進測試之可靠性與治具之使用壽命。

可取用的規則1. 雖然有雙面治具，但最好將被測點放在同一面。

2. 被測點優先順序：A.測墊(Testpad) B.零件腳(component lead) C.貫穿孔(Via)3. 兩被測點或被測點與預鑽孔之中心距不得小於0.050”(1.27mm) 。

以大於0.100”(2.54mm)為佳，其次是0.075”(1.905mm) 。

4. 被測點應離其附近零件(位於同一面者)至少0.100”。

如為高於3m/m零件，則應至少間距0.120”。

5. 被測點應平均分布於PCB表面，避免局部密度過高。

6. 被測點直徑最好能不小於0.035”(0.9mm)，如在上針板，則最好不小於 0.040”(1.00mm)，形狀以正方形較佳(可測面積較圓形增加21%)。

7. 被測點的Pad及Via不應有防焊漆(Solder Mask) 。

8. 被測點應離板邊或折邊至少0.100”。

9. PCB厚度至少要0.062”(1.35mm)，厚度少於此值之PCB容易板彎，需特殊處理。

10. 定位孔(Tooling Hole)直徑最好為0.125”(3.175mm) 。

其公差應在”+0.002/-0.001”。

其位置應在PCB之對角。

11. 被測點至定位孔位置公差應為+/-0.002”。

12. 避免將被測點置於SMT零件上。

非但可測面積太小，不可靠，而且容易傷害零件。

13. 避免使用過長零件腳(大於0.170”，4.3mm)或過大的孔徑(大於1.5m/m)為被測點。

需特殊處理。

ICT 治具PCB LAY OUT 配合事項一．每一銅箔不論形狀如何，至少須要一個可測試點。

ICT测试治具的设计注意点及测试精度、盲点

ICT测试治具的设计注意点及测试精度、盲点一、测试点的选取:1、尽量避免治具双面下针，最好将被测点放在同一面。

2、被测点选取优先顺序（具体见附A）：测试点Test point–DIP 元件脚–VIA 过孔–SMT 贴片脚ICT测试治具二、测试点：1、两被测点或被测点与预钻孔之中心距最好不小于0.050＂(1.27mm)。

以大于0.100＂(2.54mm)为佳，其次是0.075＂(1.905mm)。

2、被测点应离其附近零件(位于同一面者)至少0.100＂，如为高于3m/m 零件，则应至少间距0.120＂。

3、被测点应平均分布于PCB 表面，避免局部密度过高。

4、被测点直径最好能不小于0.035＂(0.9mm)，如在上针板，则最好不小于0.040＂(1.00mm)，5、形状以正方形较佳(可测面积较圆形增加21%)。

小于0.030＂之被测点需额外加，以导正目标。

6、被测点的Pad 及Via 不应有防焊漆(Solder Mask)。

7、被测点应离板边或折边至少0.100＂。

8、尽量避免将被测点置于SMT 零件上，因为可接触锡面太小，而且容易压伤零件。

9、尽量避免使用过长零件脚(大于0.170＂(4.3mm))或过大的孔径(大于1.5mm)为被测点，需特殊处理。

三、定位孔：1、待测PCB 须有2 个或以上的定位孔，且孔内不能沾锡，其位置最好在PCB 之对角。

2、定位孔选择以对角线，距离最远之2 孔为定位孔。

3、被测点至定位孔位置公差应为+/-0.002＂。

4、定位孔(Tooling Hole)直径最好为0.125＂(3.175mm)，公差在＂+0.002＂/-0.001＂。

四、其他：附A、测试点位置考虑顺序（每一铜箔不论形状如，至少需要一个可测试点）：1、ACI 插件零件脚优先考虑为测试点。

2、铜箔露铜部份(测试PAD)，最好能上锡。

3、立式零件插件脚。

4、Through Hole 不可有Mask。

附B、测试点直径1、1mm 以上，以一般探针可达到最佳测试效果。

PCB中ICT测试介绍及allegro中的ICT测试点添加操作

PCB中ICT设计V1.0ICT简介：ICT(In Circuit Test)指的是用专门的ICT测试机，对电路板上所有元器件进行检测。

ICT测试可以检测的内容有：线路的开短路、线路不良、元器件的缺件、错件、元器件的缺陷、焊接不良等，并能够并能够明确指出缺点的所在位置。

ICT测试可以有效帮助使用者确保产品的品质、提高不良品的检修效率等。

在PCB设计的工程中，有一件比较烦心的事儿：客户要求添加测试点，通常都是整版添加测试点，在此简介一下相关操作（添加测试点和生成报告文件）,如下图：PCB中的ICT设计：ICT测试不同于PCB制板中的电气测试，ICT测试一般指的是器件装配完成后的测试。

ICT测试点的大小、间距、密度、距离元器件的间距等，都会影响到可测试性和ICT的测试成本。

随着PCB板的复杂程度的提高，对PCB的ICT测试的设计难度也在加大。

PCB设计中，ICT测试应注意以下几点：1.ICT测试的是信号网络，尽可能多地覆盖网络，最好100%的网络，严格的会对器件的空管脚也进行ICT测试；2.测试点尽量在同一面，可以减小测试成本；3.可用作测试的点包括：专用的测试焊盘、元器件管脚（常见的是通孔）、过孔；4.测试点的焊盘通常设计为直径30mil或者40mil，越大越方便测试（同时可能占走线空间），例如10mil孔径过孔做测试点时，如果在bottom面测试，需要将bottom 面的焊盘修改直径32mil焊盘；测试点尺寸越小，成本越高：5.测试点的测试焊盘要阻焊开窗；6.测试点中心间距尽量不小于50mil，过近测试难度大，成本高；7.ICT测试点间距的一般要求：8.避免测试点在贴片器件上；9. 从走线上引线加测试点，注意评估STUB 对信号的影响；如下图，由于过孔离器件太近，不能用作测试点，额外引线加了测试点；10. 差分线上加测试点，通常加在差分线换层的地方，控制好换层的过孔间距和过孔类型；Allegro 中ICT 测试点添加操作A.添加测试点的参数设置：上图从左到右、从上到下为设置过程；最后再点击：generate testpoints，则可以自动生成，通常还需要手动添加，启动命令如下图，和自动添加类似：B.生成报告，查看ICT测试网络的百分比：注意：只有在测试点上加上mark，才能准确地报告百分比；如下图，打开左边的按钮，ICT测试点上的mark就可以显示出来。

ict测试原理与实现

ict测试原理与实现ICT测试原理与实现一、引言ICT（In-Circuit Test）是一种常用的电路板测试方法，用于检测电路板在生产过程中的缺陷和故障。

本文将介绍ICT测试的原理和实现方法。

二、ICT测试原理ICT测试主要基于电路板上的元器件之间的电气连接关系进行测试。

其原理是通过在电路板上加入测试点，然后通过测试针对这些测试点进行电气测试，检测电路板上的连接是否正常。

具体原理如下：1. 测试点设计：在电路板的设计阶段，需要预留一些测试点，用于连接测试仪器和电路板。

这些测试点通常是通过添加插座或测试点针脚等方式实现。

2. 测试针接触：测试针是通过测试仪器与电路板上的测试点进行电气连接的媒介。

测试针需要具备良好的接触性能和稳定性，以确保测试的准确性和可靠性。

3. 电气测试：一旦测试针与电路板上的测试点连接，测试仪器将通过向测试点施加电压或电流，并测量响应的电压或电流值来判断电路板上的连接是否正常。

常见的电气测试方法包括开路测试、短路测试、电阻测试等。

4. 测试结果分析：通过测试仪器收集到的数据，可以对电路板进行全面的测试分析。

如果测试结果与预期结果相符，则说明电路板正常；如果测试结果与预期结果不符，则说明电路板存在缺陷或故障。

三、ICT测试实现ICT测试的实现主要包括以下几个方面：1. 测试设备选择：ICT测试需要使用专用的测试仪器，包括测试针、测试夹具、测试仪等。

在选择测试设备时，需要考虑测试的复杂程度、测试的精度要求以及测试的成本等因素。

2. 测试程序编写：测试程序是ICT测试的关键，它需要根据电路板的设计和测试要求，编写相应的测试脚本。

测试脚本包括测试点的选择、测试顺序的确定以及测试参数的设置等。

3. 测试夹具设计：测试夹具是将测试仪器与电路板连接的媒介，它需要确保测试针与电路板上的测试点良好接触，并能够稳定地保持测试连接。

测试夹具的设计需要考虑电路板的尺寸、测试点的位置以及测试针的数量等因素。

ICT 测试简介

2-2 直流恒定电流信号源： C=ΔT/ΔV*I
ICT 测试原理
3 电感的测量
3-1 交恒定流电流源测量电感
Vs/Ix=Zl=2πfLx Lx=Vs/2πfIx 得
3-2 将电感作为跳线测量。
ICT 测试原理
4 二极管量测
4-1 利用二极管正向导通压降，硅管约0.7V，锗管约 0.2V 0.2V，反向截止电压无穷大特性进行测试。 4-2 对于稳压二极管可以测试其正向导通PN结压降，同时可以测试其反向稳压压降。
1-1 针板：用于固定测试针。 1-2 载板：用于放置保护被测试PCBA。 1-3 天板：固定于ICT机台气缸上压合治具和被测试PCBA。
ICT 治具
2 评价ICT 治具测试的参数
2-1 植针率植针率= 植针网络数/PCBA总网络数
2-2 覆盖率覆盖率= 可测试零件数/总零件个数
ICT 治具
TANKS
2006/01/12
ICT测试原理
10 隔离点原理
10-1当出现如右图的电路时候，用万用表测量A点与B点之间电阻RX的数值为 R=RX//（R1+R2）； 10-2 ICT测试时候，在G点选择一隔离点，利用一OP放大器，将A点电势传送到G点，使A点与G点电势相同。
若在将A点电位Va，送到G点，令Vg=Va Ir1=(Va-Vg)/R1 ∴Ir1=0 Is=Ix ∴ Rx=Vx/Is
（In Circuit Tester）缩写。
ICT 测试系统构成
1 ICT 测试机台。含ICT测试软体程式。 2 ICT 测试治具针床。即常测试机台
ICT 测试的内容
ICT Test 主要是靠测试探针接触PCB layout出来的测试点来检测 1 PCBA的线路开路，短路. 2电阻测试 3电容，电感测试 4二极管，三极管测试 5 IC保护二极体，IC空焊测试。

ICT测试原理

派捷电子科技有限公司参考资料编者：Sunmer一．测试原理二．硬体架构与功能三．系统自我诊断与DEBUG功能四．关于DEBUG五．常见ICT误判情况六．ICT操作的一些修正方式，及日常维护在认识ICT之前首先了解ICT基本概念：1．ICT：在线测试机（In Circuit Tester）,电气测试使用的最基本仪器.如同一块功能强大的万用表,但它能对在线电路板上的元件测试进行有效得隔离（Guarding）而万用表不能。

2．ICT Test 主要是靠测试探针接触PCB layout出来的测试点来检测PCBA的线路开路`短路.所有零件的焊情况,可分为开路测试,短路测试`电阻测试`电容测试`二极管测试`三极管测试`场效应管测试`IC管脚测试(testjet` connect check)等其它通用和特殊元器件的漏装、错装、参数值偏差、焊点连焊、线路板开短路等故障，并将故障是哪个元件或开短路位于哪个点准确告诉用户。

(对元件的焊接测试有较高的识别能力)3．ICT测试与AOI测试区别: AOI技术则不需要针床，在计算机程序驱动下，摄像头分区域自动扫描PCB，采集图像，测试的焊点与数据库中的合格的参数进行比较，经过图像处理，检查出PCB上缺陷。

极短的测试程序开发时间和灵活性是AOI最大的优点。

AOI除了能检查出目检无法查出的缺陷外，AOI还能把生产过程中各工序的工作质量以及出现缺陷的类型等情况收集，反馈回来，供工艺控制人员分析和管理。

但AOI 系统也存在不足，如不能检测电路错误，同时对不可见焊点的检测也无能为力。

并且经过我们的调研，我们发现AOI测试技术在实际应用过程中会存在一些问题：1）AOI对测试条件要求较高，例如当PCB有翘曲，可能会由于聚焦发生变化导致测试故障。

而如果将测试条件放宽，又达不到测试目的。

2)AOI靠识别元件外形或文字等来判断元件是否贴错等，若元件类型经常发生变化（如由不同公司提供的元件），这样需要经常更改元件库参数，否则将会导致误判。