陈开诗

钦州学院

数字电子技术课程设计报告

自动日历表的设计

院系物理与材料科学学院

专业过程控制自动化

学生班级自动本103班

姓名陈开诗

学号 1005402329

指导教师单位钦州学院

指导教师姓名张小培

指导教师职称讲师

2013年7月

钦州学院本科课程设计

摘要：根据自动日历表的设计的指标和要求，设计出一个1Hz的脉冲作CP 来实现自动计数日月的自动日历表，其中用二片十进制计数器级联构成日计数器，再用两片十进制计数器级联构成月计数器，且日计数器置数后为1，月计数器在1到12间循环计数。

关键词：自动日历表，电路，设计，调试

设计目的:

（1）进一步掌握数字数字电子技术课程所学的理论知识。

（2）熟悉几种常用集成数字芯片，并掌握其工作原理，进一步学会使用其进行电路设计。

（3）了解并熟悉数字电子技术设计的基本思想和方法。

设计技术指标与要求:

（1）利用Protues软件在计算机上完成电路的设计与模拟；

（2）利用集成芯片、分立元件在实验室完成具体的电路，并能实现基本功能。

目录

前言 (1)

1 自动日历表 (1)

1.1设计思想 (1)

1.1.1设计方案 (1)

1.1.2设计所需的元件 (1)

1.2设计原理 (5)

1.2.1时钟脉冲产生电路部分 (6)

1.2.2主体控制电路部分 (6)

1.2.3实现逻辑函数电路部分 (7)

1.2.4控流电路部分 (7)

1.2.5显示电路部分 (7)

2电路仿真 (7)

3电路连接测试 (7)

4设计体会 (8)

参考文献 (9)

钦州学院本科课程设计

前言

在我们生活中随处都可以看见的自动日历表，它给人们的生活带来很大的便利。不懂原理的人往往对可以自动计算年月日等计时器惊讶不已，在学习过数字电子技术基础课程之后，就会发现能精确计算时间的计时器其实并没有想象中的那么诡异。在学习了数字电子技术之后，我了解了一些基本集成芯片的功能，在张小培老师的指导下，我们组开始着手于怎样把理论知识运用到实际中去，制作一个自动日历表，它可以用于计算月和日。

1 自动日历表

1.1 设计思想

1.1.1 设计方案

将555定时器构成单稳态触发器，然后利用555定时器和CC4020计数器产生脉冲，通过选用不同的管脚可得到不同时间间隔的脉冲。将脉冲输入到CC40192中，执行减计数，并将CPU接低电平。则每一个脉冲过后，Q0，Q1，Q2，将按111，110，101，100，011，010，001，000顺序依次变化，并如此循环下去。再将CC40192 的输出端接到74LS153的地址输入端，S1接高电平，S2 、S3接低电平，则可执行数据分配器的功能，其中，Y0-Y7为译码输出端。利用74LS20的双四输入与非门功能可实现多种逻辑函数，从而实现各种各样的功能。

1.1.2 设计所需的元件

74LS20×3、74LS153×2、CC4020×1、CC40106×1、CC40192×4、CC40193×1、CC4011×1、CC4511×4、555×1、0.01u电容、0.1u电容、1K电位器、100K电阻、数码管×4。

（1）74LS20

含有两个互相独立的与非门，每个与非门有四个输

入端。其引脚排列如图1所示。

张荣政 自动日历表的设计

图1 74LS20引脚排列图

与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电；只有当输入端全部为高电平时，输出端才是低电平（即

有“0”得“1”，全“1”得“0”。），其功能表如表1所

示。

（3）74LS153 74LS153是常用的双4选1数据选择器/多路选择器，共有 54/74S153、 54/74L153 和54/74LS153三种线路结构型式。其引脚排列如图2所示。

其工作原理如下：

通过输入不同的地址码A 1，A 0，可以控制输出Y 选择4个输入数据D 0～D 3中的一个

其功能表如表2所示。

表2 74LS153的功能表

图2 74LS153引脚排列图

（3）CC40192

40192 为可预置BCD 可逆计数器，其内部主要由四位D 型触发器组成，与一 般计数器不同之处在于加计数器和减计数器分别由两个时钟输入端。40192 具有复位

表1 74LS20功能表 A B C D Y 1

1 1 1 0 0

× × × 1 × 0 × × 1

× ×

0 × 1 × × × 0 1

钦州学院本科课程设计

CR、置数控制/LD、并行数据D0~D3、加计数时钟CPu、减计数时钟CPD 等输入，当CR 为高电平时，计数器置零。当/LD 为低电平时，进行预置数操作，D0~D3 上的数据置入计数器中，计数操作由两个时钟输入控制。当CPD ＝“1”时，在CPu 上跳变时计数器加 1计数；当CPu＝“1”时，在CPD 上跳变计数器减 1计数。当计数上溢出时，进位输出端输出一个低电平脉冲，其宽度为 CUP低电平部分的低电平脉冲；当计数下溢出时，错位输出端输出一个低电平脉冲，其宽度为 C DOWN 低电平部分的低电平脉冲。除四个Q 输出外，40192 还有一个进位输出/CO 和一个借位输出/BO，/CO 和 /BO 一般为高电平，只有在加计数模式，当计数器达到最大状态时，/CO 输出一个宽度为半个时钟周期的负脉冲，在减计数模式，当计数器全为零时，/BO 输出一个宽度为半个时钟周期的负脉冲。其引脚排列图如图3所示。

图3 CC40192引脚排列图

（4）CC40106

40106 是由6 个斯密特触发器电路组成。每个电路均为在两输入端具有斯密特触发功能的反相器。触发器在信号的上升和下降沿的不同点开、关。上升电压（VT+ ）和下降电压（VT- ）之差定义为滞后电压。其引脚排列图如图4所示。

图4 CC40106引脚排列图（5）CC4511

CC4511 是BCD－7 段所存译码驱动器，在同一单片结构上由COS/MOS 逻辑器件和n －p －n 双极型晶体管构成。这些器件的组合，使CC4511 具有低静态耗散和抗干扰及源电流高达25mA 的性能。