利用D触发器构成计数器
设计一个异步四位二进制计数器实验报告 捞金版
/广西大学实验报告纸
_____________________________________________________________________
姓名：曾宪金0802100513
电气工程学院电气自动化类专业085班
2009年12月18日
实验内容___________________________________指导老师宋春宁
【实验名称】
设计一个异步四位二进制可逆计数器
【实验目的】
学习用集成触发器构成计数器的方法。
【设计任务】
用D触发器（74LS74）设计一个异步四位二进制可逆计数器。
要求使用的集成电路芯片种类不超过3种。（提供器件：74LS74、CC4030）
【实验用仪器、仪表】
数字电路实验箱、万用表、74LS74、CC4030等。
【设计过程】
用四个D触发器串接起来可以构成四位二进制加法计数器（每个D触发器连接为'T触发器）。计数器的每级按逢二进一的计数规律，由低位向高位进位，可以对输入的一串脉冲进行计数，并以16为一个计数值环。其累计的脉冲数等于2n（n为计数的位数）。减法计数器的计数原理与加法计数器的计数原理相反。
1.根据题意列出状态表，如表1。
令A=0时，计数器为加法计数器；A=1时，计数器为减法计数器。
2. 根据状态表画卡诺图确定各触发器的时钟信号方程：
3
CP
CP
n
由卡诺图化简可得各触发器的时钟信号方程为：
3222n n n CP A Q AQ A Q =+=⊕ 2111n n n CP A Q AQ A Q =+=⊕ 1000n n n CP A
Q AQ A Q =+=⊕ 0CP 为输入脉冲信号。
利用D触发器构成计数器-d触发器 计数器
数字电路实验设计：
欧阳家百（2021.03.07）
D触发器组成的4位异步二进制加法计数器一、选用芯片74LS74，管脚图如下：
说明：74LS74是上升沿触发的双D触发器, D触发器的特性方程为
二、设计方案：
用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。如果把n个触发器串起来，就可以表示n位二进制数。对于十进制计数器，它的10 个数码要求有 10 个状态，要用4位二进制数来构成。下图是由D触发器组成的4位异步二进制加法计数器。
三、实验台：
四、布线：
1、将芯片（1）的引脚4、10连到一起，
2、将芯片（2）的引脚4、10连到一起，
3、将芯片（1）的引脚10和芯片（2）的引脚10连到一起，
4、将芯片（1）的引脚10连到+5V；
5、将芯片（1）的引脚1、13连到一起，
6、将芯片（2）的引脚1、13连到一起，
7、将芯片（1）的引脚13和芯片（2）的引脚13连到一起，
8、将芯片（1）的引脚13连到+5V；
9、将芯片（1）的引脚3接到时钟信号CP
10、将芯片（1）的引脚2、6接到一起，再将引脚2接到引脚11
11、将芯片（1）的引脚8、12接到一起，再将芯片（1）的引脚8接到芯片（2）的引脚3
12、将芯片（2）的引脚2、6接到一起，再将引脚6接到引脚11
13、将芯片（1）的引脚5、9分别接到Q0、Q1，再将芯片（2）的引脚5、9分别接到Q2、Q3
14、分别将两芯片的14脚接电源+5V，分别将两芯片的7脚接地0V。
五、验证：
接通电源on，默认输出原始状态0000
实用文档之利用D触发器构成计数器-d触发器 计数器
实用文档之"数字电路实验设计："
D触发器组成的4位异步二进制加法计数器一、选用芯片74LS74，管脚图如下：
说明：74LS74是上升沿触发的双D触发器, D触发器的特性方程为
二、设计方案：
用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。如果把n个触发器串起来，就可以表示n位二进制数。对于十进制计数器，它的10 个数码要求有10 个状态，要用4位二进制数来构成。下图是由D触发器组成的4位异步二进制加法计数器。
三、实验台：
四、布线：
1、将芯片（1）的引脚4、10连到一起，
2、将芯片（2）的引脚4、10连到一起，
3、将芯片（1）的引脚10和芯片（2）的引脚10连到一起，
4、将芯片（1）的引脚10连到+5V；
5、将芯片（1）的引脚1、13连到一起，
6、将芯片（2）的引脚1、13连到一起，
7、将芯片（1）的引脚13和芯片（2）的引脚13连到一起，
8、将芯片（1）的引脚13连到+5V；
9、将芯片（1）的引脚3接到时钟信号CP
10、将芯片（1）的引脚2、6接到一起，再将引脚2接到引脚11
11、将芯片（1）的引脚8、12接到一起，再将芯片（1）的引脚8接到芯片（2）的引脚3
12、将芯片（2）的引脚2、6接到一起，再将引脚6接到引脚11
13、将芯片（1）的引脚5、9分别接到Q0、Q1，再将芯片（2）的引脚5、9分别接到Q2、Q3
14、分别将两芯片的14脚接电源+5V，分别将两芯片的7脚接地0V。
五、验证：
接通电源on，默认输出原始状态0000
每输入一个CP信号（单击CP），的状态就会相应的变化，变化规律为0000（原始状态）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111
数字电路实验报告-用D触发器设计三位二进制加法计数器
电学实验报告模板
实验原理
1．触发器的触发方式
（1）电平触发方式
电平触发方式的特点是：CP = 1时，输出与输入之间通道“透明”，输入信号的任何变化都能引起输出状态的变化。当CP = 0时，输入信号被封锁，输出不受输入影响，保持不变。
（2）边沿触发方式
边沿触发方式的特点是：仅在时钟CP信号的上升沿或下降沿才对输入信号响应。触发器的次态仅取决于时钟CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出端状态没有影响。
2. 边沿触发器
（1）边沿D触发器
图1 上升沿触发D触发器
图1所示为上升沿触发D触发器的逻辑符号。上升沿触发D触发器的特性表如表1所示。
表1 上升沿D触发器特性表
D触发器的特性方程为：
Q^(n+1) = D
1.同步触发器的异步置位复位端
电平触发器和边沿触发器都在CP时钟信号的控制下工作，这种工作方式称之为“同步”。也把这类触发器称为同步触发器，以区别于基本RS触发器。在小规模集成电路芯片中，触发器既能同步工作，又兼有基本RS触发器的功能。例如。图2所示的触发器。这是上升沿触发D触发器，其中，SD(-)和RD(-)是异步置位复位端。只
图2 带有异步置位复位端的D触发器
要在SD(-)或RD(-)加入低电平，立即将触发器置“1”或置“0”，而不受时钟信号CP和输入信号D的控制。只有当SD(-)或RD(-)均处于高电平时，触发器才正常执行上升沿触发D触发器的同步工作功能。
实验仪器
实验内容及步骤
1.测试双D触发器74LS74的逻辑功能
（1）74LS74引脚图
D触发器构成的余3码计数器数电课设报告 23
D触发器构成的余3码计数器
1.绪论
随着当代电子信息技术的发展，计数器被广泛运用于各个系统。在我的生活当中随处可以接触到有关的电子类产品，例如简单的计数系统，传呼系统与通讯系统。数字电子技术课程设计作为集中实践性教学环节，是在“模拟电子技术”课程之后集中安排的重要实践性教学环节。我们运用所学到的知识，动手又动脑，在老师的指导下，通过某一专题独立的开展电子电路的设计与实验，培养我们分析，动手解决实际电路问题的能力。它是我们电类专业的学生必须进行的一种综合性训练。
本次课程设计加深了我们对所学理论知识的理解，并能将其熟练运用，做到理论与实际相结合。通过对电路的分析与实现，培养了我们学生的自主学习与分析能力，相信每个同学都会在这个课程设计之后都会为将来的学习，毕业设计以及工作打下坚实的基础。
从课程设计出发，通过各个设计环节的工作达到以下的要求:
第一，让学生初步掌握电子线路的实验，设计方法。即学生根据设计要求和性能参数，查阅文献资料，并收集，分析类似电路性能，并通过组装调试等实践活动，
是电路达到性能指标。
第二，课程设计为以后的毕业设计打好基础。毕业设计是系统的工程设计实验，而课程设计的着眼点是让学生开始从理论学习的轨道上逐渐引向实际运用，从已
学过的定性分析，定量计算的方法，逐步掌握工程设计的步骤和方法，了解
科学实验的程序和实施方法。
第三，培养勤于思考的习惯，通过设计与制作类似电子产品，增强学生对于这方面的学习兴趣与自信心。
本次课程设计以数字电子技术为基本理论基础，着重掌握电路的设计调试方法。本课程设计应满足以下要求：
利用D触发器构成计数器
数字电路实验设计：
D触发器组成的4位异步二进制加法计数器一、选用芯片74LS74，管脚图如下：
说明：74LS74是上升沿触发的双D触发器, D触发器的特性方程为
二、设计方案：
用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。如果把n个触发器串起来，就可以表示n位二进制数。对于十进制计数器，它的10 个数码要求有 10 个状态，要用4位二进制数来构成。下图是由D触发器组成的4位异步二进制加法计数器。
三、实验台：
四、布线：
1、将芯片（1）的引脚4、10连到一起，
2、将芯片（2）的引脚4、10连到一起，
3、将芯片（1）的引脚10和芯片（2）的引脚10连到一起，
4、将芯片（1）的引脚10连到+5V；
5、将芯片（1）的引脚1、13连到一起，
6、将芯片（2）的引脚1、13连到一起，
7、将芯片（1）的引脚13和芯片（2）的引脚13连到一起，
8、将芯片（1）的引脚13连到+5V；
9、将芯片（1）的引脚3接到时钟信号CP
10、将芯片（1）的引脚2、6接到一起，再将引脚2接到引脚11
11、将芯片（1）的引脚8、12接到一起，再将芯片（1）的引脚8接到芯片（2）的引脚3
12、将芯片（2）的引脚2、6接到一起，再将引脚6接到引脚11
13、将芯片（1）的引脚5、9分别接到Q
0、Q
1
，再将芯片（2）的引脚5、9分别
接到Q
2、Q
3
14、分别将两芯片的14脚接电源+5V，分别将两芯片的7脚接地0V。
五、验证：
接通电源on，默认输出原始状态0000
每输入一个CP信号（单击CP），的状态就会相应的变化，变化规律为0000（原始状态）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111
电子实验报告用D触发器做十进制计数器
1.实验内容
用D触发器设计一个同步十进制计数器
2.实验器材
编号器材型号个数
1 二输入与门74LS08 1
2 三输入与门74LS11 1
3 二输入或非门74LS02 1
4 三输入或非门74LS10 1
5 D触发器74LS74 2
6 导线若干
7 LED灯 4
8 电阻(200Ω) 1
3.实验原理
计数器实际上是对时钟脉冲进行计数，每来一个脉冲，计数器状态改变一次。8421 BCD码十进制加计数器在每个时钟脉冲作用下，触发器输出编码值加1，编码顺序与8421 BCD码一样，每个时钟脉冲完成一个计数周期。由于电路的状态数、状态转换关系及状态编码都是明确的，因此设计过程较简单。
4.实验过程
1）列出状态表
十进制计数器共有十个状态，需要4个D触发器构成，其状态表1-1所示。
表1-18421 BCD码同步十进制加计数器的状态表
计数脉冲CP的顺序
状态状态（激励信号）
Q3 Q2 Q1 Q0 Q3（D3）Q2（D2）Q1（D1）Q3（0D0）
0 1 2 3 4 5 6 7 0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
8 9 0 0 0 0
1 0 0 1
1
0 0 1
0 0 0 0
（2）确定激励方程组
按表1-1可画出触发器激励信号的卡诺图，如图1-1所示。
4个触发器组合16个状态（0000 ~ 1111）,其中有6个转台（1010 ~ 1111）在8421 BCD码十进制计数器中是无效状态，在图1-1所示的卡诺图中以无关项×表示。于是，得到激励方程组：
利用D触发器构成计数器-d触发器 计数器
数字电路实验设计：之勘阻及广创作
D触发器组成的4位异步二进制加法计数器一、选用芯片74LS74，管脚图如下：
说明：74LS74是上升沿触发的双D触发器, D触发器的特性方程为
二、设计方案：
用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以暗示一位二进制数。如果把n个触发器串起来，就可以暗示n位二进制数。对于十进制计数器，它的10 个数码要求有 10 个状态，要用4位二进制数来构成。下图是由D触发器组成的4位异步二进制加法计数器。
三、实验台：
四、布线：
1、将芯片（1）的引脚4、10连到一起，
2、将芯片（2）的引脚4、10连到一起，
3、将芯片（1）的引脚10和芯片（2）的引脚10连到一起，
4、将芯片（1）的引脚10连到+5V；
5、将芯片（1）的引脚1、13连到一起，
6、将芯片（2）的引脚1、13连到一起，
7、将芯片（1）的引脚13和芯片（2）的引脚13连到一起，
8、将芯片（1）的引脚13连到+5V；
9、将芯片（1）的引脚3接到时钟信号CP
10、将芯片（1）的引脚2、6接到一起，再将引脚2接到引脚11
11、将芯片（1）的引脚8、12接到一起，再将芯片（1）的引脚8接到芯片（2）的引脚3
12、将芯片（2）的引脚2、6接到一起，再将引脚6接到引脚11
13、将芯片（1）的引脚5、9分别接到Q0、Q1，再将芯片（2）的引脚5、9分别接到Q2、Q3
14、分别将两芯片的14脚接电源+5V，分别将两芯片的7脚接地0V。
五、验证：
接通电源on，默认输出原始状态0000
每输入一个CP信号（单击CP），的状态就会相应的变更，变更规律为0000（原始状态）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111
利用D触发器构成计数器-d触发器 计数器
数字电路真验安排：之阳早格格创做
D触收器组成的4位同步二进造加法计数器一、采用芯片74LS74，管足图如下：
证明：74LS74是降高沿触收的单D触收器, D触收器的个性圆程为
二、安排规划：
用触收器组成计数器.触收器具备0 战1二种状态，果此用一个触收器便不妨表示一位二进造数.如果把n个触收器串起去，便不妨表示n位二进造数.对付于十进造计数器，它的10 个数码央供有 10 个状态，要用4位二进造数去形成.下图是由D触收器组成的4位同步二进造加法计数器.
三、真验台：
四、布线：
1、将芯片（1）的引足4、10连到所有，
2、将芯片（2）的引足4、10连到所有，
3、将芯片（1）的引足10战芯片（2）的引足10连到所有，
4、将芯片（1）的引足10连到+5V；
5、将芯片（1）的引足1、13连到所有，
6、将芯片（2）的引足1、13连到所有，
7、将芯片（1）的引足13战芯片（2）的引足13连到所有，
8、将芯片（1）的引足13连到+5V；
9、将芯片（1）的引足3交到时钟旗号CP
10、将芯片（1）的引足2、6交到所有，再将引足2交到引足11
11、将芯片（1）的引足8、12交到所有，再将芯片（1）的引足8交到芯片（2）的引足3
12、将芯片（2）的引足2、6交到所有，再将引足6交到引足11
13、将芯片（1）的引足5、9分别交到Q0、Q1，再将芯片（2）的引足5、9分别交到Q2、Q3
14、分别将二芯片的14足交电源+5V，分别将二芯片的7足交天0V.
五、考证：
交通电源on，默认输出本初状态0000
每输进一个CP旗号（单打CP），的状态便会相映的变更，变更顺序为0000（本初状态）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111
D触发器电路设计及计数器设计
时序电路调试技巧—动态调试Hale Waihona Puke Baidu
2、给电路的时钟输入端加一周期性的连续时钟信号，并从需 观察的所有波形中选择一个频率变化最慢、最有特征的波 形作为参考波形将该参考波形固定地送至双踪示波器CH1 通道，时钟信号送到CH2通道。例如，用示波器观测一个 十进制加法计数器的CP及输出端Q0、Q1、Q2、Q3的波形 图。根据参考波形的选择原则，可以选择Q2或Q3作为参考
3、示波波形器。触发方式选择“内触发”方式，触发通道为时钟信号 所在的通道。
4、保持CH1通道的参考波形不变，将电路的其他输出端依次 接到CH2通道，分别观察各输出端信号与参考波形之间的 关系，得到对应的波形图。这样观察的波形能正确反映彼 此之间的相位关系。
5、对记录下来的波形进行分析，判断被测电路功能是否正确
用74LS74设计一模十计数器 ——实验要求
1）设计电路 2）连接电路并进行静态验证或动态验证
用74LS74设计一模十计数器 ——74LS74功能介绍
D触发器逻辑符号:
状态方程:
D触发器功能表:
74LS74管脚图:
用74LS74设计一模十计数器 ——实验电路设计
设计广告流水灯 —实验要求
触发器设计4位异步计数器原理
触发器设计4位异步计数器原理
一个4位异步计数器通常是指一个能够计数到16（2的4次方）的计数器。异步计数器中，每个触发器的时钟信号是独立的，不依赖于其他触发器的状态。以下是一个简单的4位异步计数器的原理：
1. 设计：
-使用4个触发器（比如D 触发器）来实现4位计数器。每个触发器对应一个二进制位。
-连接触发器的时钟信号独立，使得它们可以独立工作。
-每个触发器的输出作为下一个触发器的时钟输入。
2. 电路图示例：
-假设使用D 触发器，每个触发器有两个输入：D（数据输入）和CLK（时钟输入）以及一个输出Q。
-假设Q0 是最低位，Q3 是最高位。
-连接D 触发器的时钟输入：CLK0 -> CLK1 -> CLK2 -> CLK3。
-连接D 触发器的数据输入：D0 -> Q0，D1 -> Q1，D2 -> Q2，D3 -> Q3。
3. 计数逻辑：
-当一个触发器的时钟信号上升沿到来时，它会将其数据输入传递到输出。
-计数器的逻辑是通过触发器之间的连接实现的。例如，每次触发器Q0 到达1（从0到1的过渡），都会触发Q1 从0到1，以此类推。
-当Q3 达到1 时，整个计数器将复位，重新从0开始。
4. 异步复位（可选）：
-为了使计数器可以复位，可以添加一个异步复位输入。当异步复位输入为1时，计数器被复位为0。
5. 示例代码（VHDL）：
```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
记一下d触发器,可能会考用d触发器构成寄存器的画法
记一下d触发器,可能会考用d触发器构成寄存器的画法
【最新版】
目录
1.概论 d 触发器
2.d 触发器的应用
3.使用 d 触发器构成寄存器的方法
正文
1.概论 d 触发器
d 触发器，全称为数据触发器，是一种能够存储一位二进制数据的触发器。它是基于触发器的一种扩展，具有记忆功能，能够将输入的数据暂时存储起来，以便后续使用。d 触发器主要由两个输入端（D 和 Clk）和两个输出端（Q 和 Q"）组成，其中 D 为数据输入端，Clk 为时钟输入端，Q 为数据输出端，Q"为反相信号输出端。
2.d 触发器的应用
d 触发器在数字电路中有广泛的应用，例如：
（1）作为寄存器：d 触发器可以存储一位二进制数据，可以用来构建计数器、寄存器等数字电路。
（2）作为触发器：d 触发器可以用来控制其他逻辑电路，如时序电路、振荡电路等。
（3）作为存储器：d 触发器可以用来存储数据，实现数据缓存等功能。
3.使用 d 触发器构成寄存器的方法
使用 d 触发器构成寄存器的方法有很多，下面以构建一个简单的四位寄存器为例：
（1）首先，需要四个 d 触发器，分别用来存储寄存器的四位二进制数据。
（2）将四个 d 触发器的 Q 输出端连接在一起，形成寄存器的输出端。
（3）将四个 d 触发器的 Q"输出端连接在一起，形成寄存器的反相信号输出端。
（4）为每个 d 触发器分配一个唯一的地址，通过地址选择器将数据输入端 D 与相应的地址线相连接。
（5）将时钟输入端 Clk 连接到所有 d 触发器的时钟输入端。
（6）在需要读取寄存器数据时，通过地址选择器将相应的地址线选通，使得对应 d 触发器的 Q 输出端能够被读取。
d触发器四位二进制计数器
d触发器四位二进制计数器
一个D触发器四位二进制计数器可以使用四个D触发器和适当的逻辑电路来构建。D触发器具有一个输入和一个输出，它可以将输入信号的状态存储到输出，并根据时钟信号进行切换。
对于这个计数器，我们需要四个D触发器，每个D触发器都与上一个D触发器的输出相连。每个D触发器的时钟信号都相同，并且是一个递增的脉冲信号。
首先，我们需要将第一个D触发器的D输入连接到高电平电源，这将设置计数器的初始状态为“0000”。下一个D触发器的D输入将连接到第一个D触发器的输出，以便它存储第一个位的状态。接下来的两个D触发器将分别连接到以前的D触发器的输出，以存储第二位和第三位的状态。最后，第四个D触发器将连接到前一个D触发器的输出，以存储第四位的状态。
为了使计数器按照二进制顺序计数，我们需要使用逻辑电路来控制每个D触发器的输入。对于第一个D触发器，我们只需要将其输入与时钟信号连接，这将导致其在每个时钟周期上升1。对于接下来的D 触发器，我们将其D输入连接到其前一个D触发器和时钟信号的和。这意味着，每当前一个D触发器存储一个1时，这个D触发器就会在下一个时钟周期上升1。
这个计数器可以用以下逻辑方程式来描述：
Q1 = D1
Q2 = D2 + Q1
Q3 = D3 + Q2 * Q1
Q4 = D4 + Q3 * Q2 * Q1
其中D1，D2，D3和D4分别为第一个，第二个，第三个和第四个D触发器的D输入。 Q1，Q2，Q3和Q4分别为第一个，第二个，第三个和第四个D触发器的输出。
该计数器可以模拟4位二进制计数器的行为，当计数器的输出为“1111”时将重置为“0000”。
利用D触发器构成计数器-d触发器 计数器
数字电路实验设计：之巴公井开创作
时间：二O二一年七月二十九日
D触发器组成的4位异步二进制加法计数器一、选用芯片74LS74,管脚图如下：
说明：74LS74是上升沿触发的双D触发器, D触发器的特性方程为
二、设计方案：
用触发器组成计数器.触发器具有0 和1两种状态,因此用一个触发器就可以暗示一位二进制数.如果把n个触发器串起来,就可以暗示n位二进制数.对十进制计数器,它的10 个数码要求有 10 个状态,要用4位二进制数来构成.下图是由D触发器组成的4位异步二进制加法计数器.
三、实验台：
四、布线：
1、将芯片（1）的引脚4、10连到一起,
2、将芯片（2）的引脚4、10连到一起,
3、将芯片（1）的引脚10和芯片（2）的引脚10连到一起,
4、将芯片（1）的引脚10连到+5V；
5、将芯片（1）的引脚1、13连到一起,
6、将芯片（2）的引脚1、13连到一起,
7、将芯片（1）的引脚13和芯片（2）的引脚13连到一起,
8、将芯片（1）的引脚13连到+5V；
9、将芯片（1）的引脚3接到时钟信号CP
10、将芯片（1）的引脚2、6接到一起,再将引脚2接到引脚11
11、将芯片（1）的引脚8、12接到一起,再将芯片（1）的引脚8接到芯片（2）的引脚3
12、将芯片（2）的引脚2、6接到一起,再将引脚6接到引脚11
13、将芯片（1）的引脚5、9分别接到Q0、Q1,再将芯片（2）的引脚5、9分别接到Q2、Q3
14、分别将两芯片的14脚接电源+5V,分别将两芯片的7脚接地0V.
五、验证：
接通电源on,默认输出原始状态0000
利用D触发器构成计数器-d触发器 计数器
数字电路实验设计：之杨若古兰创作
D触发器构成的4位异步二进制加法计数器一、选用芯片74LS74，管脚图如下：
说明：74LS74是上升沿触发的双D触发器, D触发器的特性方程为
二、设计方案：
用触发器构成计数器.触发器具有0 和1两种形态，是以用一个触发器就可以暗示一名二进制数.如果把n个触发器串起来，就可以暗示n位二进制数.对于十进制计数器，它的10 个数码请求有 10 个形态，要用4位二进制数来构成.下图是由D触发器构成的4位异步二进制加法计数器.
三、实验台：
四、布线：
1、将芯片（1）的引脚4、10连到一路，
2、将芯片（2）的引脚4、10连到一路，
3、将芯片（1）的引脚10和芯片（2）的引脚10连到一路，
4、将芯片（1）的引脚10连到+5V；
5、将芯片（1）的引脚1、13连到一路，
6、将芯片（2）的引脚1、13连到一路，
7、将芯片（1）的引脚13和芯片（2）的引脚13连到一路，
8、将芯片（1）的引脚13连到+5V；
9、将芯片（1）的引脚3接到时钟旌旗灯号CP
10、将芯片（1）的引脚2、6接到一路，再将引脚2接到引脚11
11、将芯片（1）的引脚8、12接到一路，再将芯片（1）的引脚8接到芯片（2）的引脚3
12、将芯片（2）的引脚2、6接到一路，再将引脚6接到引脚11
13、将芯片（1）的引脚5、9分别接到Q0、Q1，再将芯片（2）的引脚5、9分别接到Q2、Q3
14、分别将两芯片的14脚接电源+5V，分别将两芯片的7脚接地0V.
五、验证：
接通电源on，默认输出原始形态0000
每输入一个CP旌旗灯号（单击CP），的形态就会响应的变更，变更规律为0000（原始形态）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111
三个d触发器构成模8的同步二进制加法计数器
三个d触发器构成模8的同步二进制加法计数器
讲述其基本原理
模8的同步二进制加法计数器是一种工业标准计数器，用于记录系统脉冲计数，用于控制许多仪器，从而实现其所需的功能。它由3个D触发器（或门）构成，它们的标准逻辑表达式为D0，D1和D2，它们分别处理输入的脉冲以产生8个不同的计数状态。每个输入脉冲，都会导致计数器加一，一直到8，然后重新开始计数。
计数器的3个D触发器的工作模式是这样的：当计数器状态更改时，D0触发器会接收一个输入脉冲，并产生一个输出脉冲。当D1触发器收到上述脉冲时，它会产生一个反向脉冲，当D2触发器收到反向脉冲时，它会将计数器的状态重置为零。为了不让脉冲指令传播到每个触发器之外的任何地方，可以在计数器的回路中添加一些其他门，以实现同步功能。
由于模8的同步二进制加法计数器由3个D触发器构成，它可以计数至8，它有一个明显的优势：它具有易扩展性，可以通过添加更多的门扩展计数器的范围。因此，模8的同步二进制加法计数器在很多领域中都有应用，从而满足大量的用例场景。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路实验设计：
D触发器组成的4位异步二进制加法计数器一、选用芯片74LS74，管脚图如下：
说明：74LS74是上升沿触发的双D触发器, D触发器的特性方程为
二、设计方案：
用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。如果把n个触发器串起来，就可以表示n位二进制数。对于十进制计数器，它的10 个数码要求有 10 个状态，要用4位二进制数来构成。下图是由D触发器组成的4位异步二进制加法计数器。
三、实验台：
四、布线：
1、将芯片（1）的引脚4、10连到一起，
2、将芯片（2）的引脚4、10连到一起，
3、将芯片（1）的引脚10和芯片（2）的引脚10连到一起，
4、将芯片（1）的引脚10连到+5V；
5、将芯片（1）的引脚1、13连到一起，
6、将芯片（2）的引脚1、13连到一起，
7、将芯片（1）的引脚13和芯片（2）的引脚13连到一起，
8、将芯片（1）的引脚13连到+5V；
9、将芯片（1）的引脚3接到时钟信号CP
10、将芯片（1）的引脚2、6接到一起，再将引脚2接到引脚11
11、将芯片（1）的引脚8、12接到一起，再将芯片（1）的引脚8接到芯片（2）的引脚3
12、将芯片（2）的引脚2、6接到一起，再将引脚6接到引脚11
13、将芯片（1）的引脚5、9分别接到Q0、Q1，再将芯片（2）的引脚5、9分别接到Q2、Q3
14、分别将两芯片的14脚接电源+5V，分别将两芯片的7脚接地0V。
五、验证：
接通电源on，默认输出原始状态0000
每输入一个CP信号（单击CP），的状态就会相应的变化，变化规律为0000（原始状态）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111
（学习的目的是增长知识，提高能力，相信一分耕耘一分收获，努力就一定可以获得应有的回报）