基为4的可扩展模乘运算器设计

２００６．１２计算机工程与应用!!!!!!!"!"!!!!!!!"!"・产品、研发、测试・１引言模乘运算广泛用于如ＲＳＡ算法［１］、椭圆曲线密码算法（ＥＣＣ）［２］等密码系统中。

Ｍｏｎｔｇｏｍｅｒｙ模乘算法［３］由于不需要除法运算，而只要通过加法和移位操作就可以实现大整数的模乘运算，所以非常适合硬件实现。

基于按字运算的Ｍｏｎｔｇｏｍｅｒｙ模乘算法，文献［４］提出了一种可扩展的模乘运算器结构，它可以配置完成任意位宽的模乘运算，并且其流水线形式的数据通路可以很容易调节，以实现模乘器运算速度和硬件消耗的折衷。

为了进一步提高模乘运算速度，文献［５］提出了一种高基的按字运算Ｍｏｎｔ－ｇｏｍｅｒｙ模乘算法。

本文在文献［５］的基础上提出了基为４的按字运算Ｍｏｎｔｇｏｍｅｒｙ模乘算法，并实现了一种优化流水线组织的可扩展模乘运算器结构。

２算法根据文献［５］中的ＭＷＲ２ｋＭＭ算法，本文给出的基为４的按字运算Ｍｏｎｔｇｏｍｅｒｙ模乘（ｍｕｌｔｉｐｌｅ－ｗｏｒｄｒａｄｉｘ－２２Ｍｏｎｔｇｏｍｅｒｙｍｕｌｔｉｐｌｉｃａｔｉｏｎ，ＭＷＲ２２ＭＭ）算法如下面算法１所示。

在算法１中，ｎ位操作数被分成ｅ个ｗ位的字进行运算。

为防止加法运算溢出，被乘数Ｙ和模数Ｎ通过高位补零扩展为ｅ＋１个字，Ｎ＝（０，Ｎ（ｅ－１），…，Ｎ（１），Ｎ（０）），Ｙ＝（０，Ｙ（ｅ－１），…，Ｙ（１），Ｙ（０））。

进行模幂运算时，如果能实现上一次模乘运算的输出结果可以直接作为下一次模乘运算的输入，那么模幂运算的效率可以大大提高［６］。

在ＭＷＲ２２ＭＭ算法中，只需要将乘数Ｘ多扩展两位就可以保证模乘的结果｜Ｓ｜＜Ｎ，这样在进行模幂运算时，只要在整个模幂运算结束后，根据结果的符号位判断是否需要加上Ｎ。

ＭＷＲ２２ＭＭ算法每次扫描Ｘ的两位，即Ｘｊ＝（ｘｊ＋１，ｘｊ），对于Ｂｏｏｔｈ－２编码还需要ｘｊ－１。

算法１中的第３步可以由式（１）求得：ｑＹｊ＝Ｂｏｏｔｈ（ｘｊ＋１…ｊ－１）＝－２ｘｊ＋１＋ｘｊ＋ｘｊ－１（１）算法中Ｃａ和Ｃｂ为进位。

在算法１中，为了避免第１０步的右移操作带来误差，需要加上ｑＮｊ＊Ｎ使Ｓ的最低两位为零。

其中ｑＮｊ由式（２）决定［５］：Ｓ１．．０＋ｑＮ＊Ｎ１．．０＝０ｍｏｄ４（２）因为Ｂｏｏｔｈ－２编码会使运算出现负数，所以第１１步右移基为４的可扩展模乘运算器设计麻永新曾晓洋顾叶华孙承绶（复旦大学专用集成电路与系统国家重点实验室，上海２００４３３）Ｅ－ｍａｉｌ：０３２０２１０７４＠ｆｕｄａｎ．ｅｄｕ．ｃｎ摘要基于基为４的Ｍｏｎｔｇｏｍｅｒｙ模乘算法和改进的流水线组织结构，文章提出了一种结构优化的可扩展模乘运算器结构。

设计中采用了按字运算的模乘算法，使本设计具有很好的可扩展性，它可以完成任意位数的模乘运算。

同时，因为模乘运算器的运算数据通路采用多级处理单元的流水线结构，所以设计时可以很方便进行配置，以达到模乘运算器硬件成本和运算性能的折衷。

分析结果显示，文章提出的模乘运算器结构具有很高的效率和很好的可扩展性。

关键词Ｍｏｎｔｇｏｍｅｒｙ模乘算法可扩展模乘器模乘运算高基文章编号１００２－８３３１－（２００６）１２－０１１０－０４文献标识码Ａ中图分类号ＴＰ３０１ＤｅｓｉｇｎｏｆａＳｃａｌａｂｌｅＲａｄｉｘ－４ＭｏｄｕｌａｒＭｕｌｔｉｐｌｉｅｒＭａＹｏｎｇｘｉｎＺｅｎｇＸｉａｏｙａｎｇＧｕＹｅｈｕａＳｕｎＣｈｅｎｇｓｈｏｕ（Ｓｔａｔｅ－ＫｅｙＬａｂｏｆＡＳＩＣａｎｄＳｙｓｔｅｍ，ＦｕｄａｎＵｎｉｖｅｒｓｉｔｙ，Ｓｈａｎｇｈａｉ２００４３３）Ａｂｓｔｒａｃｔ：Ｔｈｉｓｐａｐｅｒｐｒｅｓｅｎｔｓａｎｏｐｔｉｍｉｚｅｄａｒｃｈｉｔｅｃｔｕｒｅｏｆａｓｃａｌａｂｌｅｒａｄｉｘ－４ｍｏｄｕｌａｒｍｕｌｔｉｐｌｉｅｒ，ｂａｓｅｄｏｎｒａｄｉｘ－４Ｍｏｎｔｇｏｍｅｒｙｍｕｌｔｉｐｌｉｃａｔｉｏｎａｌｇｏｒｉｔｈｍａｎｄｉｍｐｒｏｖｅｄｐｉｐｅｌｉｎｅａｒｃｈｉｔｅｃｔｕｒｅ．Ｗｉｔｈｔｈｅｈｅｌｐｏｆｗｏｒｄ－ｂａｓｅｄｍｏｄｕｌａｒｍｕｌｔｉｐｌｉｃａｔｉｏｎａｌｇｏｒｉｔｈｍ，ｔｈｅｐｒｏｐｏｓｅｄｍｕｌｔｉｐｌｉｅｒｉｓａｂｌｅｔｏｗｏｒｋｗｉｔｈａｎｙｐｒｅｃｉｓｉｏｎｏｆｔｈｅｉｎｐｕｔｏｐｅｒａｎｄｓ．Ａｄｏｐｔｉｎｇｐｉｐｅｌｉｎｅｄｄａｔａｐａｔｈｗｉｔｈｓｅｖｅｒａｌｐｒｏｃｅｓｓｉｎｇｅｌｅｍｅｎｔｓ，ｔｈｅｍｕｌｔｉｐｌｉｅｒｃａｎｂｅｅａｓｉｌｙａｄｊｕｓｔｅｄｔｏｔｈｅａｖａｉｌａｂｌｅａｒｅａｏｒｄｅｓｉｒｅｄｐｅｒｆｏｒｍａｎｃｅ．Ｔｈｅｒｅｓｕｌｔｓｈｏｗｓｔｈａｔｔｈｅｐｒｏｐｏｓｅｄｒａｄｉｘ－４ｍｏｄｕｌａｒｍｕｌｔｉｐｌｉｅｒｉｓｃｏｓｔ－ｅｆｆｅｃｔｉｖｅｉｎｔｅｒｍｓｏｆａｒｅａａｎｄｐｅｒｆｏｒｍａｎｃｅ．Ｋｅｙｗｏｒｄｓ：Ｍｏｎｔｇｏｍｅｒｙｍｕｌｔｉｐｌｉｃａｔｉｏｎ，ｓｃａｌａｂｌｅｍｏｄｕｌａｒｍｕｌｔｉｐｌｉｅｒ，ｍｏｄｕｌａｒｍｕｌｔｉｐｌｉｃａｔｉｏｎ，ｈｉｇｈ－ｒａｄｉｘ基金项目：国家８６３高技术研究发展计划资助项目（编号：２００３ＡＡ１Ｚ１２７０）；上海市科委重大攻关项目（编号：０３ｄｚ１５００１）；上海市科委集成电路创新基金资助项目（编号：０３７０６２０１６）作者简介：麻永新（１９７８－），男，复旦大学微电子系硕士研究生，研究方向为数字集成电路设计。

曾晓洋（１９７２－），男，博士，复旦大学微电子系副教授。

顾叶华（１９８１－），男，复旦大学微电子系硕士研究生，研究方向为数字集成电路设计。

孙承绶，男，复旦大学微电子系教授，研究方向为数字集成电路设计。

１１０计算机工程与应用２００６．１２位操作需要符号位扩展。

算法１ＭＷＲ２２ＭＭ算法输入：Ｘ，Ｙ，Ｎ输出：Ｓ＝ＸＹ２－（ｎ＋２）ｍｏｄＮ－αＮ（α∈（０，１））１．Ｓ＝０，ｘ－１＝０２．ｆｏｒｊ＝０ｔｏｎ＋１ｓｔｅｐ２３．ｑＹｊ＝Ｂｏｏｔｈ（ｘｊ＋１…ｊ－１）４．（Ｃａ，Ｓ（０））＝Ｓ（０）＋（ｑＹｊ＊Ｙ）（０）５．ｑＮｊ＝Ｅｎｃｏｄｉｎｇ（Ｓ１．．０（０），Ｎ１．．０（０））６．（Ｃｂ，Ｓ（０））＝Ｓ（０）＋（ｑＮｊ＊Ｎ）（０）７．ｆｏｒｉ＝１ｔｏｅ８．（Ｃａ，Ｓ（ｉ））＝Ｃａ＋Ｓ（ｉ）＋（ｑＹｊ＊Ｙ）（ｉ）９．（Ｃｂ，Ｓ（ｉ））＝Ｃｂ＋Ｓ（ｉ）＋（ｑＮｊ＊Ｎ）（ｉ）１０．Ｓ（ｉ－１）＝（Ｓ（ｉ）１．．０，Ｓｗ－１．．２（ｉ－１））ｅｎｄｆｏｒ１１．Ｓ（ｅ）＝（Ｓｗ－１（ｅ），Ｓｗ－１（ｅ），Ｓｗ－１．．２（ｅ））ｅｎｄｆｏｒ３硬件实现３．１流水线组织的改进参考文献［４］、［５］中的ＭＷＲ２ｋＭＭ算法的硬件实现都采用多级处理单元的流水线结构，其流水线的组织如图１（ａ）所示，每一竖列表示流水线的一级，每一横行表示一个运算周期。

如ＭＷＲ２２ＭＭ算法第１０步所示，由于Ｓ（ｉ－１）必须等到Ｓ（ｉ）１．．０计算出来以后才能传递到下一级流水线进行计算，所以这种流水线组织形式每级流水线之间的延迟为两个时钟周期。

因为流水线级间存在两个时钟周期的延迟，所以就需要两级寄存器用来存储中间结果，并且当ｅ小于流水线级数ｐ时，这种流水线组织形式大大降低了计算速度。

不同于文献［４］、［５］中对Ｓ进行右移位，本文在流水线计算时，对模乘运算的被乘数Ｙ和模数Ｎ进行左移操作，经过这样改进的流水线组织结构如图１（ｂ）中所示。

图１（ｂ）中的流水线级间延迟只有一个时钟周期，当ｅ＋１＞ｐ时，可以省去流水线级间的寄存器，从而使数据通路的寄存器数目减小近一半，大大节省了硬件开销；当ｅ＋１≤ｐ时，可使模乘运算的速度提高近一倍。

３．２模乘器ＶＬＳＩ结构本文设计的模乘器可以划分为存储单元（ＲＡＭ和寄存器）、数据通路单元、ＦＩＦＯ和模乘控制单元四部分，如图２所示。

ＲＡＭ存放模乘运算被乘数Ｙ和模数Ｎ，Ｘ从外部存储器输入后存在右移寄存器中。

数据通路采用ｐ级处理单元的流水线结构，处理单元的数据宽度为ｗ。

ＦＩＦＯ使用双口寄存器堆（Ｔｗｏ－ＰｏｒｔＲｅｇｉｓｔｅｒＦｉｌｅ）来实现，用来存放模乘运算的中间结果，该方案与使用寄存器的方案比较，可以大大减小硬件开销。

模乘控制单元控制整个模乘运算过程、运算过程中ＲＡＭ和ＦＩＦＯ的读写和数据通路中数据流向等操作。

由于采用按字ｗ运算，多级处理单元流水线结构，所以通过改变字宽ｗ和处理单元个数ｐ，可以调节模乘器的运算速度和硬件成本，以满足不同应用的需要。

同时，对于一定的设计，只要增加ＲＡＭ和ＦＩＦＯ容量，本文提出的模乘器就可以完成任意长度操作数的模乘运算。

３．３处理单元设计提出的基为４的处理单元的ＶＬＳＩ结构如图３所示。

为减小关键路径延时，算法１中的加法运算通过两个ｗ位进位保留加法器（Ｃａｒｒｙ－ＳａｖｅＡｄｄｅｒ，ＣＳＡ）来完成。

３－ｔｏ－２ＣＳＡ的电路结构如图４所示，其中（ａ）为１位的ＣＳＡ电路结构，（ｂ）为由ｗ个１位ＣＳＡ组成的ｗ位的ＣＳＡ电路结构。

由于图４的３－ｔｏ－２ＣＳＡ的关键路径延时与ｗ无关，只有一级全加器和一级半加器的延时，所以使整个处理单元的关键路径大大减小。

图３中的ｆｉｒｓｔｃｙｃｌｅ＝１表示Ｙ（０）、Ｎ（０）参与运算时。

ＥＮＣ＿Ｘｊ模块完成算法１中第３步的Ｂｏｏｔｈ编码，如表１所示。

输出信号ｄｏｕｂｌｅ、ｚｅｒｏ作为选择信号用以选择０、Ｙ或２Ｙ。

如果ｎｅｇ＝１，表示Ｂｏｏｔｈ编码为负数，负数通过反相器模块逐位取反并且在最低位加上１来实现。

ｆｉｒｓｔｃｙｃｌｅ为１时，加１的操作通过将ＣＳＡ最低位的进位Ｃｉｎ置为１来实现。

由式（２）可知，ｑＮｊ决定于第一个ＣＳＡ的ＳＳ（０）１．．０、ＳＣ（０）１．．０和Ｎ（０）１．．０，而由于Ｎ是奇数所以Ｎ（０）０＝１，且Ｓ（０）１．．０和ＳＣ（０）１．．０通过加法器加和为ｓｕｍ［１：０］，所以ｑＮｊ仅仅决定于ｓｕｍ［１：０］和Ｎ（０）１，可以由ＥＮＣ＿Ｎ模块通过表２查表得到。

Ｎ乘上不同系数的实现同Ｙ类似。

１１１２００６．１２计算机工程与应用０００００１０１００１１１００１０１１１０１１１０１１２－２－１－１０ｄｏｕｂｌｅ０００１１０００ｚｅｒｏ１００００００１ｎｅｇ００００１１１０ＯｕｔｐｕｔｓｉｇｎａｌＸｊｑＹｊ表１Ｘｊ的Ｂｏｏｔｈ编码０００００１－１１１０２２１１１－１０１Ｓｕｍ［１：０］Ｎ（０）１表２ｑＮｊ编码在图３处理单元中，Ｙ（ｉ）、Ｍ（ｉ）左移两位，其中Ｙ（０）、Ｎ（０）最低位补两位０，再作为下一级处理单元的操作数，而ＳＳ（ｉ）和ＳＣ（ｉ）直接作为下一级处理单元的输入。

这样就可以实现图１（ｂ）所示的改进流水线结构。

由于采用Ｂｏｏｔｈ－２编码技术，本文提出的基为４的处理单元结构非常简单，其硬件成本与基为２的处理单元相当，而运算速度提高了一倍。