数字电子技术组合逻辑电路
合集下载
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
PPT文档演模板
图3-17 与门电路的竞争-冒险现象
数字电子技术组合逻辑电路
PPT文档演模板
图3-18或门电路的竞争-冒险现象
数字电子技术组合逻辑电路
3.4.2 竞争-冒险现象的判断
只有一个变量状态发生变化情况,电路是否存在竞争-冒险的 判断方法:看该电路的逻辑函数式在一定条件下,是否能够 转换成或 的情况,若能,则该电路存在竞争-冒险;否则, 该电路不存在竞争-冒险。 [例3-12]试判断图3-19所示电路是否存在竞争-冒险,已知任 何瞬间只有一个变量状态发生变化。
PPT文档演模板
数字电子技术组合逻辑电路
[例3-6]设计一个有灭零控制的10位数码显示系统,要求保留 小数点后一位有效数字。 解:
PPT文档演模板
数字电子技术组合逻辑电路
3.3.3 数据选择器
数据选择器:是能够按照给定的地址将某个数据从一组数据 中选出来的电路。 1. 双四选一数据选择器74LS153
图3-1中输出变量与输入变量之间可表示为:
组合电路的分析步骤: 1. 由已知的逻辑图,写出相应的逻辑函数式; 2.对函数式进行化简; 3.根据化简后的函数式列真值表,找出其逻辑功能。
PPT文档演模板
数字电子技术组合逻辑电路
[例3-1]试分析图3-3所示电路的逻辑功能,并指出该电路 的用途。
PPT文档演模板
3.3.5 数值比较器
数值比较器:能够实现两个二进制数的大小比较功能的电路。 1.一位数值比较器
表3-11 一位数值比较器的真值表
写函数式:
PPT文档演模板
数字电子技术组合逻辑电路
画逻辑图得:
PPT文档演模板
图3-14 一位数值比较器的逻辑图
数字电子技术组合逻辑电路
2.4位数值比较器
PPT文档演模板
PPT文档演模板
数字电子技术组合逻辑电路
2.写出逻辑函数式: 3.选定器件类型为小规模集成电路的设计。 4.化简得: 5.画逻辑图:
PPT文档演模板
数字电子技术组合逻辑电路
3.3 若干常用的组合逻辑电路 3.3.1 编码器
编码器是能够实现编码功能的电路。 1 二进制编码器 1)二进制普通编码器
PPT文档演模板
表3-9 一位半加器的真值表
PPT文档演模板
数字电子技术组合逻辑电路
由表3-14,可得出相应的函数式为 画逻辑图:
PPT文档演模板
图3-10 一位半加器的逻辑图
数字电子技术组合逻辑电路
一位半加器的逻辑符号:
2.一位全加器
图3-11 一位半加器的逻辑符号 表3-10 一位全加器的真值表
PPT文档演模板
PPT文档演模板
数字电子技术组合逻辑电路
2)用74LS138实现多输出逻辑函数的步骤: a) 将待求函数式化成最小项和的形式,并转换成与非-与非 式; b) 画逻辑图。
[例3-5]试用74LS138实现多输出逻辑函数:
PPT文档演模板
数字电子技术组合逻辑电路
解:a)将待求函数式化成最小项和的形式: 转换成与非-与非式得:
(b)共阴极 图3-6 半导体数码管
(c) 共阳极
数字电子技术组合逻辑电路
表3-6 七段显示译码器的真值表
PPT文档演模板
数字电子技术组合逻辑电路
写函数式: 化简得:
PPT文档演模板
数字电子技术组合逻辑电路
PPT文档演模板
图3-7 七段显示译码器7448的逻辑图
数字电子技术组合逻辑电路
用七段显示译码器7448直接驱动共阴极的七段半导体数码 管的驱动电路:
PPT文档演模板
数字电子技术组合逻辑电路
2.八选一数据选择器74LS152
PPT文档演模板
图3-9八选一数据选择器74LS152的逻辑图
数字电子技术组合逻辑电路
其函数式:
表3-8 八选一数据选择器74LS152的真值表
PPT文档演模板
数字电子技术组合逻辑电路
3.用数据选择器实现逻辑函数的步骤:
PPT文档演模板
图3-19 例3-12的电路
数字电子技术组合逻辑电路
3rew
演讲完毕,谢谢听讲!
再见,see you again
PPT文档演模板
2020/11/21
数字电子技术组合逻辑电路
数字电路分类:组合逻辑电路和时序逻辑电路。 组合电路逻辑功能特点:任意时刻的输出仅取决于该时刻的 输入,而与信号作用前电路原来的状态无关; 时序电路逻辑功能特点:任意时刻的输出不仅取决于该时刻 的输入,而与信号作用前电路原来的状态有关。
PPT文档演模板
图3-1 输入、输出组合逻辑电路的框图
数字电子技术组合逻辑电路
PPT文档演模板
图3-8 七段显示译码驱动电路
数字电子技术组合逻辑电路
:称为灯测试输入端,低电平有效。当 =0时,数码 管显示数字8,表明该数码管正常工作;否则,数码管不能正 常显示。数码管正常显示时,应令端接高电平。
:称为灭零输入端,低电平有效,用于将无效的零灭掉。
:称为消隐输入/灭零输出端,均为低电平有效。
1.二进制译码器 1)译码器74LS138
PPT文档演模板
Βιβλιοθήκη Baidu
图3-5 中规模集成数3字位电二子技进术制组合译逻码辑电器路
当 式为:
时,控制端有效,输出函数表达
PPT文档演模板
数字电子技术组合逻辑电路
表3-5 中规模集成3线-8线译码器74LS138的真值表
PPT文档演模板
数字电子技术组合逻辑电路
[例3-4]试用两片74LS138实现一个4线-16线译码器,要求将 4位二进制代码0000~1111分别译成16个低电平信号。 解:
图3-3 3位二进制普通编码器的逻辑图
数字电子技术组合逻辑电路
表3-3 3位二进制普通编码器的真值表
逻辑功能:将 编成000代码,将 编成001代码,…依次
类推,将 编成111代码。
PPT文档演模板
数字电子技术组合逻辑电路
2)二进制优先编码器
PPT文档演模板
图3-4 3位二进制优数字先电编子技码术器组合的逻逻辑电辑路图
1)变换。
2)画逻辑图。
[例3-8]用四选一数据选择器实现函数
。
解:1)变换:
四选一数据选择器的输出函数式:
令
,并代入待求函数式得:
PPT文档演模板
数字电子技术组合逻辑电路
令 所以可得: 2)画逻辑图:
PPT文档演模板
数字电子技术组合逻辑电路
3.3.4加法器
半加:不考虑进位直接把两个二进制数相加。 全加:考虑低位来的进位,把两个一位二进制数及低位送来 的进位一起相加。 1.一位半加器
PPT文档演模板
数字电子技术组合逻辑电路
b)画逻辑图: 令
PPT文档演模板
数字电子技术组合逻辑电路
2.显示译码器 显示译码器:用于驱动显示器的译码器。 七段半导体数码管,是由七段独立的发光二极管组成,通过 这七段独立的发光二极管的不同点亮组合,来显示0~9十 个不同的数字。
PPT文档演模板
(a) 外形图
数字电子技术组合逻辑 电路
PPT文档演模板
2020/11/21
数字电子技术组合逻辑电路
第3章 组合逻辑电路
3.1 组合逻辑电路的分析方法
3.2 组合逻辑电路的设计方法
3.3 若干常用的组合逻辑电路
3.4 组合逻辑电路中的竞争冒险现象
PPT文档演模板
数字电子技术组合逻辑电路
3.1 组合逻辑电路的分析方法
组合电路的设计步骤:
1. 进行逻辑抽象; 2. 写出逻辑函数式; 3. 选定设计所用器件的类型; 4.化简或变换; 5.画逻辑图。
PPT文档演模板
数字电子技术组合逻辑电路
[例3-2]设计一个三变量的多数表决电路。当输入变量中有两 个或两个以上同意时,提议被通过;否则,提议不被通过。 解:1.进行逻辑抽象:
表3-4 3位二进制优先编码器74LS148的真值表
PPT文档演模板
数字电子技术组合逻辑电路
[例3-3]试用两片74LS148实现一个16线-4线优先编码器,将 ~ 16个低电平信号编成1111~0000代码。要求 优先
级最高。 解:
PPT文档演模板
数字电子技术组合逻辑电路
3.3.2 译码器
译码器是能够实现译码功能的电路。
PPT文档演模板
图3-9 双四选一数据数选字择电子器技7术4组L合S逻15辑3电的路逻辑图
当 =0,即控制端有效时实现数据选择功能,输出逻辑函 数式:
表3-7 双四选一数据选择器74LS153的真值表
PPT文档演模板
数字电子技术组合逻辑电路
[例3-7]试用1个双四选一数据选择器74LS153接成1个八选一 数据选择器。www.cnshu.cn中国最大的资料库下载 解:
图3-15 4位数值比较器CC14585的逻辑图
数字电子技术组合逻辑电路
输出函数式为: 以两片CC14585实现一个8位数值比较器的逻辑图:
PPT文档演模板
图3-16 8位数值比较器
数字电子技术组合逻辑电路
3.4 组合逻辑电路中的竞争-冒险现象 3.4.1 竞争-冒险现象的产生
竞争:是指门电路的两个输入信号同时向相反的逻辑电平跳 变的现象。 冒险:是指由于竞争的存在,在门电路的输出端可能出现尖峰 脉冲的现象。
图3-2 例3-1的逻辑图
数字电子技术组合逻辑电路
解:1.由逻辑图,写函数式: 2.化简得: 3.列真值表:
PPT文档演模板
数字电子技术组合逻辑电路
3.2 组合逻辑电路的设计方法
组合电路的设计分为:SSI设计和MSI设计,SSI设计的基本 单元电路为门电路,MSI设计的基本单元电路为中规模集成 电路。
数字电子技术组合逻辑电路
化简后的函数式为: 画逻辑图:
PPT文档演模板
图3-34 一位双全加器74LS183的1/2逻辑图
数字电子技术组合逻辑电路
一位全加器的逻辑符号:
3.串行进位加法器
图3-12 一位全加器的逻辑符号
PPT文档演模板
图3-13 四位串行进位加法器的逻辑图
数字电子技术组合逻辑电路