基于FPGA的多路数据采集系统的设计---杨海鑫
基于FPGA的多通道数据采集系统设计
基于FPGA的多通道数据采集系统设计大地电磁场携带着地球内部的结构、构造、温度、压力以及物质成分的物理状态等信息，为人们讨论板块运动的逻辑、追溯地球的演变历史提供了科学依据。
大地电磁探测是讨论大陆岩石圈导电性结构的有效办法之一，使人们从电性角度熟悉地球内部的构造形态，达到了解地下不同深度地质状况的目的。
该技术应用前景广泛，可用于地下更深层找矿、找水、找油、监测海底潜艇等，对国民经济和国防的进展都有重要的推进作用。
最常用的数据采集计划多以为核心，控制多路信号的采集及处理。
但因为本身的命令周期以及处理速度的影响，对于多通道A/D举行控制及数据处理，一般的MCU往往不简单达到要求。
考虑到器件的高集成度、内部资源丰盛、特殊适合处理多路并行数据等显然优于一般微处理器的特点，并针对大地电磁数据采集系统对实时性和同步性的要求，本文提出了一种多通道数据采集计划。
采纳FPGA与相结合的设计，采集主控制规律用FPGA实现，ARM用来实现采集数据的存储和数据传输控制。
1 系统总体结构系统总体结构1所示。
A/D转换器采纳TI公司的24位高精度模数转换器ADS1255；FPGA采纳公司的EP2C35；ARM为ARM9内核的处理器。
双口RAM由EP2C35内部存储器块配置而成，该双口RAM与ARM的系统相连，映射为ARM的一块内存区。
AD前端处理的作用是实现对信号的放大、衰减以及阻抗匹配，从而满足对输入信号的要求。
滤波网络滤除高频噪声和工频信号的干扰，增益放大通过ARM给出的控制信号实现对模拟信号的不同增益的放大处理。
ADS1255负责把模拟电信号转换成数字信号，可以通过功能挑选设置ADS1255工作在不同的工作模式下。
ADS1255的工作时钟由FPGA 提供，转变FPGA输出时钟的频率就能实现AD采样率的转变。
FPGA并行控制5路AD的数据采集，并把采集到的各路数据按挨次以字节的形式写入双口RAM中缓存。
FPGA对双口RAM的数据写入和ARM对数据的读取是通过乒乓传输结构实现的。
基于FPGA多通道数据采集系统的设计
第24卷 第6期2017年6月仪器仪表用户INSTRUMENTATIONEIC Vol.242017 No.6基于FPGA多通道数据采集系统的设计刘立军（辽宁机电职业技术学院，辽宁 丹东 118009）摘 要：设计了一种多通道数据采集系统，系统以FPGA作为时序逻辑控制和数据处理的核心，实现了四路传感器信号同步转换数据到FLASH存储器的数据存储方式。
系统硬件电路和软件程序的编写均采用模块化设计，具有较强的可移植性。
该数据采集系统运行稳定、可靠，具有一定的工程实用价值。
关键词：多通道；时序逻辑；数据处理；模块化中图分类号：TP274 文献标志码：AThe Design of Multi Channel Data Acquisition System Based on FPGALiu Lijun（Liaoning mechatronics college，Liaoning，Dandong，118009，China）Abstract: The design of a multi-channel data acquisition system, the system uses FPGA as the logic control and data processing core, it achieved four sensor signal synchronous conversion data to the data storage of FLASH memory. The hardware circuit and software program of the system are designed with modular design, which has strong portability. The sampling frequency of the sys-tem is up to 2MHz, the data acquisition system is stable and reliable, and has certain practical value in engineering.Key words: multi channel；temporal logic；data processing；modularization收稿日期：2017-03-24基金项目：辽宁机电职业技术学院2017教研立项项目（JYLX2017022）。
基于FPGA的多通道数据采集系统设计与实现
基于FPGA的多通道数据采集系统设计与实现摘要：近年来，随着国内航空事业的高速发展，现代空情变得日益复杂，航管雷达目标数据和地空话音通信数据作为航空空情数据保存以及事故分析的主要手段，在空管自动化系统中发挥越来越重要的作用。
其记录系统运行的稳定性、数据记录和回放的真实性是重要空情重演、异常事故分析准确可靠的关键因素。
在航管系统应用中，记录重演系统往往具有数据量大、记录通道多，数据的可靠性、实时性以及设备模块化要求高，并且要求长时间持续不断地进行记录和处理。
为此，文章对基于FPGA的多通道数据采集系统设计与实现方面展开详细研究，希望能够给相关人士提供重要的参考价值。
关键词：数据采集；信号处理；FPGA引言：为适应当前日益复杂的空情，提高航管数据采集的精确性和可靠性，设计了一种多通道雷达话音数据采集系统。
给出了系统硬件设计架构，利用FPGA作为数据采集和逻辑控制核心，实现了16路话音数据编解码以及８路雷达数据采集和转换。
应用层软件采用多线程开发技术和原子访问内存共享设计方案，提高了业务运行的效率以及系统的可靠性。
硬件电路及应用软件实现均采用模块化设计，具有良好的可移植性。
最后，对设计的系统进行了多通道话音和大时段大数据量雷达数据采集回放测试，并对话音和雷达数据采集误差精度进行了分析，验证了系统的可靠性和精确性。
1、系统硬件架构设计数据采集系统硬件系统由以下几个模块组成：MCU控制模块、FPGA算法模块、RS232雷达数据接收串口、FXO/FXS语音、时钟模块、电源模块、连接器等；其中MCU系统是本板的控制单元，完成对板上芯片初始化、性能检测以及通过串口实现本板与其他单板的通信；FPGA模块主要对采集的雷达数据和语音信号进行监控和记录，实现机场空管部门指挥调度的语音通话和雷达探测数据的同步记录和同步回放功能；RS232雷达数据采集串口模块实现简化的三线异步RS232接口的电平转换；FXO/FXS语音模块完成FXO/FXS语音信号的数字化，支持软件切换FXS或者FXO工作模式；时钟模块负责时钟产生、时钟驱动，为各模块提供所需要的时钟；电源模块提供整板各模块所需要的工作电压。
基于FPGA的多路数据采集器设计
基于FPGA的多路数据采集器设计摘要：随着计算机技术的突飞猛进以及移动通讯技术在日常生活中的不断深入，数据采集不断地向多路、高速、智能化的方向发展。
本文针对此需求，实现了一种应用FPGA和ADS8344的多路、高速的数据采集系统，从而为测量仪器提供良好的采集数据。
在生产过程中，应用数据采集系统可以对生产现场的工艺参数进行采集、监视和记录，为提高产品质量、降低成本提供了技术手段。
随着计算机技术和电子信息技术的飞速发展和日益普及，数据采集系统也得到了广泛应用。
尤其在航空航天、地质勘探、电力、雷达、通信等领域中，对数据采集系统的精度要求、速度要求日益增高。
在某些特殊场合下，对数据采集系统的便携性也提出了很高的要求。
因此，设计出一个合适的数据采集系统就显得尤为必要和迫切。
论文在研究FPGA的基础上，建立了一个基于FPGA的多路数据采集系统。
在本文一开始介绍了FPGA的相关基础知识和FPGA的软件开发平台，下文中FPGA的设计开发都是建立在这些基础之上的。
本文设计了一种基于FPGA 和ADS8344的多路数据采集处理系统，针对此系统设计了基于ADS8344的模数转换采集板，再将模数转换采集板的数据传送至基于FPGA的采集控制模块进行数据的压缩以及缓冲存储，最后调入数据进行数据的处理。
经设计与调试，模数转换模块可为系统提供稳定可靠的数据，能稳定工作在百兆的频率下；采集控制模块能实时地完成数据压缩与数据缓冲，并能通过时钟管理模块来控制前端ADS8344的采样，该模块也能稳定工作在百兆的频率下。
该系统为多路、高速的数据采集系统，并能稳定工作，从而能满足电子测量仪器的要求。
关键词：数据采集；FPGA；ADS8344Compression System Design Based on FPGAAbstract：With the rapid development of computer science and mobile communication, data-acquisition system is developing towards multi-channel、high-speed and intelligent.In order to meet this tendency,this paper has devised a data-acquisitionsystem which is based on FPGA with multi-channel and high-speed,and this system canprovide the right data for special measurement instrument.In the production process,the application of data acquisition system can gather,monitor and record the technological parameter in the production field.It provide means of improve the product quality and reduce the cost.With the computer technology and the electronic information technology's rapid development,the data acquisition system also obtained the widespread application.Especially in the domains of aerospace,geological prospecting, electric power, radar, communication and so on.Under some special occasions,we also set the very high request to data acquisition system's portability.Therefore,designs an appropriate data acquisition system appears especially essential and urgent.This paper has established a data acquisition system based on FPGA technologies.In the first part of the article,we introduced the relative basic knowledge of FPGA, FPGA platform and the corresponding software development environment.On the basis of that we made the paper on FPGA design development.This paper mainly discuss the multi-channel data-acquisition system which is based on FPGA + ADS8344;in this system,an analog-to-digital converting board which is based on ADS8344 is designed to generate digital signals,then the signals will be transferred to the control unit which is based on FPGA,so that the signals will be compressed and cached in time,at last,the compressed dates will be for further process.By designing and debugging carefully,the analog-to-digital converting board cansupply reliable dates in high frequency;the control unit of the system not only can compress and cache the dates in time but also can work in high frequency,also,this unitcan control the sample of the AD9446 by the sample-clock.The system discussed in thispaper is multi-channel、high-speed and stable so that it can meet the requirement of the electronicmeasurement instrument.Key words: data-acquisition，FPGA，ADS8344目录第1章绪论 (1)1.1 研究目的及意义 (1)1.2 国内外发展趋势及研究现状 (2)第2章多路数据采集器系统的架构 (4)2.1. 数据采集器系统概述 (4)2.2 数据采集的基本流程 (5)第3章数据采集系统的硬件设计 (7)3.1 数据采集器的芯片工作原理 (7)3.1.1 ADS8344芯片的介绍 (7)3.1.2 ADS8344的内部结构 (9)3.1.3 ADS8344的工作时序 (9)3.1.4 ADS8344的主要工作特点 (10)3.1.5 A/D芯片周边部分电路 (11)3.2 FPGA芯片的基本工作原理与基本架构 (12)3.2.2 FPGA芯片的基本架构 (14)3.2.3 FPGA芯片的I/O口 (16)3.2.4 FPGA的时钟源及锁相环接口电路 (17)3.2.5 FPGA的配置电路 (18)第4章数据采集系统的软件设计 (20)4.1 FPGA芯片的V erilog HDL程序设计 (20)4.2 数据采集系统软件设计方案 (21)4.3 控制模块的FPGA实现 (22)4.4 FPGA的编程 (24)4.5 PC机编程 (27)结论 (28)致谢 (29)参考文献 (30)第1章绪论1.1 研究目的及意义随着社会的发展和科学技术的进步，信号处理技术已经越来越广泛的应用于人类活动的各个领域。
基于FPGA的多路数据采集系统设计
２０１５年 ／ 第１期 物联网技术 ４５
Copyright©博看网 . All Rights Reserved.
可靠传输 Reliable Transmission
clk
start
oe
eoc
aaa
ale
din [7..0]
dout [7..0]
图 3 ADC0809 控制模块
clk
d
cb
sign
cin[7..0]
din[2..0]
图 4 二进制数字信号变串行码输出模块 aaa 和 cb 模块的工作时钟 65 kHz 和 2 Hz ；分别用分频 模块 clk_a 和 clk_b 对主时钟 50 MHz 分频获得。 1.6 主控器设计 主 控 器（ 主 机） 对采集 到的各路 数 据 进 行采集 和显 示。 采集包括循环采集（即 1 路、2 路、……、8 路、1 路……）和 选择采集（任意一路）。主控器顶层 Block 原理图如图 5。具体 每个模块用 VHDL 代码在 Quartus II 9.1 实现。 keyboard 模块为键 盘扫描模块。其功能是 ：按 9 号键 循环显示各路数据和通道号 ；按 1-8 号任意一个键显示任意 一路通 道号和电压 数 据。key_hang[3..0] 接矩阵键 盘行线 ； FPGA 控制循环输出行信号“1110”、“1101”、“1011”、“0111”。 当没有键按下时，key_lie[3..0] 列信号输入端检测到的是“1111”。 当有键按下时，例如按下 1 键，此时 key_hang[3..0] 行信号输
易升级、低功耗等优点。实验结果显示，本系统可以采集的电压值变化范围为0~5 V，精确度能达到0.02 V。系统显示可以实现
单通道显示与多通道巡检显示切换。
基于FPGA的多通道数据采集系统设计
基于FPGA 的多通道数据采集系统设计Design of multi-channel data acquisition system based on FPGA刘欣萌LIU Xin-meng（西安航空学院，西安 710077）摘 要：为了对多路图像数据能够同时进行采集，打包，发送到上位机，提出了基于FPGA的多通道数据采集的方案。
采用FPGA+异步RS422总线+千兆以太网的硬件平台和每一路图像数据循环采集的算法，实现了多路图像数据通过异步RS422串行总线进入FPGA处理，再通过千兆以太网发送到上位机。
在FPGA中，对每一路图像数据单独加MAC地址，IP地址，UDP帧头和通道号标记，采用多通道数据循环采集算法，克服了出现丢失某一通道图像数据的现象和通道数错乱现象。
以5台摄像模块作为数据源进行试验，结果表明，每一路图像数据完全正确传送到上位机进行显示，图像数据未出现丢包，错误，马赛克等现象，满足预期要求，达到了检测传输多路数据的目的。
关键词：多通道数据采集；FPGA逻辑控制；千兆以太网中图分类号：TP274.2 文献标识码：A 文章编号：1009-0134(2017)02-0036-05收稿日期：2016-09-27作者简介：刘欣萌（1990 -），女，陕西西安人，助教，硕士研究生，研究方向为综合交通运输网络布局等。
0 引言数据采集，是指将采集到的数据进行传输、处理、存储及显示等的操作设备[1]，数据采集系统是数据采集结合基于计算机的测量软硬件产品来实现灵活的、用户自定义的测量系统。
目前被广泛应用于航空航天、交通运输、电子测量、雷达等领域[2～5]。
国内数据采集系统，受超高速率、超大数据量以及钟同步等重要指标制约[6]。
传统的设计形式存在一次只采集一路数据且传输距离较短、容易丢包等缺陷，已经远远不能满足实际工程应用的需要。
另一方面，从设计的角度考虑，因为同时采集并传输多路数据要兼顾准确性和速度等众多因素，所以必须采用新的设计思路与方法来实现，以保证数据采集的稳定性和可靠性。
基于FPGA的多通道信号采集系统设计
８ ８ Ｅ ｌ ｌ １ ｌ 作 为上位机 与下位机之 间数 据传 输的桥 梁 ， 在数据传 输速度上 比采 用传 统的芯 片有 了飞跃。该设 计对数
据 传输 与 并 行 处 理 完 全 可 以满 足 系统 的 实时 性 要 求 。
关 键词 ： Ａ Ｄ Ｓ １ ２ ７ ８ ；多通道信号采集 ；Ｆ Ｐ Ｇ Ａ；以太 网
换 芯片 Ａ Ｄ Ｓ １ ２ ７ ８ ， 并采用 Ｆ Ｐ Ｇ Ａ作 Ａ Ｄ芯片 的采样控制 ， 实现
采用运算放大器 Ｏ Ｐ Ａ １ ６ ３ ２和 Ｒ Ｃ构 成 的低通 滤波 器对 输入信号进行调 理 ， 差分运 放 电源可 采用 １ ０ 足系统要求 ， 又极 大降低运算放大器功耗 。 运算放大器 的放 大倍 数可 以通 过 两个 阻值 灵 活控 制 。 由于我们采用 的模 数转 换器 Ａ Ｄ Ｓ １ ２ ７ ８的 量程 为 一２ ． ５ Ｖ～ ＋ ２ ． ５ Ｖ（ 参考 源为 ２ ． ５ Ｖ） ， 而输 入 的差分 电压 为 一ｌ ５ Ｖ～ ＋ｌ ５ Ｖ 。通过调节 电阻 比值 ， 将输 入 电压进 行 １ ／ ６的分压 ，
入 的电压信号 ， 跟随 、 分压 ， 到达 Ａ ／ Ｄ芯 片的输入 电压范 围。 具体 电路如 １ 所示 。
经过调理 电路 的跟 随、 分 压得 到 一２ ． ５ Ｖ一 十２ ． ５ Ｖ的 差分模拟信号 ， 满足 Ａ Ｄ Ｓ １ ２ ７ ８的输 入要求 ， 共１ ２ ８路 。
山西 电子技术 ２ ０ １ ５年 第 ２期
文章编号 ： １ ６ ７ ４ － ４ ５ ７ ８ （ ２ ０ １ ５ ） ０ ２ － ０ ０ １ ２ －Ａ 的 多通 道 信 号 采 集 系统 设 计
赵兴海 ，丁永红 ，尤 文斌 ，李致成 ，朱倩倩
一种基于FPGA的多通道数据采集系统设计与实现
一种基于FPGA的多通道数据采集系统设计与实现随着科技的发展和应用场景的日益多样化，对于数据采集系统的需求也愈发增长。
在许多应用领域中，需要同时采集多个通道的数据，并实时进行处理和分析。
为了满足这一需求，一种基于FPGA（现场可编程门阵列）的多通道数据采集系统应运而生。
本文将重点介绍这种系统的设计与实现。
在设计过程中，首先需要确定系统的性能指标和需求，以便为后续的设计和实施提供指导。
多通道数据采集系统的主要任务是同时采集多个通道的信号，并将其传输给后续的处理单元或存储单元。
因此，系统的设计需要考虑以下几个方面：1.采样率：系统需要能够支持高速的数据采集，以确保采集到的数据具有足够的准确性和精度。
因此，系统的设计中需要考虑到采样率，并选择适当的硬件资源来满足性能需求。
2.通道数：系统需要支持同时采集多个通道的数据。
这涉及到选择适当的输入接口和数据传输协议，并设计合理的硬件电路来实现这一功能。
4.实时性：多通道数据采集系统需要能够实时地采集和传输数据，以满足实时处理和分析的需求。
为了实现实时性，可以利用FPGA的并行计算和高速数据交换的能力，通过合理设计硬件电路和流水线，来提高系统的处理速度。
基于以上需求和考虑因素，可以按照以下步骤设计并实现多通道数据采集系统：1. 确定输入接口和传输协议：根据系统的应用场景和需求，选择适当的输入接口和数据传输协议。
例如，如果需要采集模拟信号，则可以选择适当的模数转换器（ADC）作为输入接口；如果需要高速数据传输，则可以选择PCIe或Ethernet等传输协议。
2.硬件电路设计：设计合理的硬件电路来实现多通道数据采集功能。
这涉及到选择适合的FPGA芯片，并设计模数转换电路、数据缓冲区和数据传输电路等。
3. 编程和配置：选择合适的开发工具和编程语言，对FPGA进行编程和配置。
可以选择使用相关的开发工具和设计语言，如VHDL（VHSIC Hardware Description Language）或Verilog等。
一种基于FPGA的多通道数据采集系统设计与实现
一种基于FPGA的多通道数据采集系统设计与实现摘要介绍一种多通道数据采集系统设计方法.该系统采用FPGA作为硬件平台，主要完成A/D转换控制、时序控制及数据记录等功能。
系统采用Verilog HDL 语言，通过软件编程控制硬件实现多通道的数据采集。
以雷达为应用背景，该系统的仿真验证结果显示，所设计的数据采集系统达到了预期的功能。
关键词数据采集；数据融合；数字下变频；时钟同步；FPGA0 引言数据采集（Data Acquisition）是获取目标信息的最直接和最有效的方法，它研究数据的采集、存储及处理，具有很强的应用性。
随着电子技术的不断发展，数据采集技术得到越来越广泛的应用。
数据采集在通信、雷达、遥测遥感、航空航天、电子对抗等领域里有广泛的应用前景，可以进行现场信号的采集与分析[1]。
由于对信号采集的要求不断的提高，首先在参数方面的要求越来越高，如精度、传输速度、采样通道数等。
其次在具体系统应用、测试和维护中，经常需要对数据进行采集，然后将采集到的数据送入计算机进行实时4分析处理[2]。
因此，数据采集成为系统中至关重要的部分。
鉴于对数据采集后数据分析的需求，采集的数据能够处理并能方便提取原始数据。
本文介绍一种基于FPGA的数据采集系统实现多通道数据采集，从而满足在系统中的应用。
1 数据采集系统的工作原理数据采集系统主要负责多路中频信号处理，完成控制A/D转换控制、时序控制及数据记录等功能。
其内部原理图如图1的数据采集系统原理框图所示. 本文主要介绍数据采集系统的中频接收，关于混频器、低噪放以及功放等模拟部分不做过多介绍。
来自天线收到的射频信号经过接收前端处理后变为中频信号，即模拟信号输入。
中频信号经过调理电路，送给ADC进行模数转换，在FPGA 内进行数字下变频（DDC）处理而得到基带IQ数据.来自外部的时序数据与基带IQ数据进行数据融合，再将融合的数据按照数据记录仪协议进行组帧，经过光模块的光电转换，从而送给数据记录仪的数据接口板。
基于FPGA的多通道数据采集系统设计与实现
基于FPGA的多通道数据采集系统设计与实现概述多通道数据采集系统是一种用于同时采集和处理多个信号通道的系统。
基于现场可编程门阵列（FPGA）的多通道数据采集系统具有高速、灵活、可编程性强等优点，因此在工业控制、医学诊断、科学研究等领域广泛应用。
本文将重点介绍基于FPGA的多通道数据采集系统的设计与实现。
系统设计多通道数据采集系统的设计主要分为硬件设计和软件设计两个部分。
在硬件设计方面，需要选择合适的FPGA芯片作为主控芯片。
FPGA芯片应具备较高的性能和丰富的资源，以满足系统的需求。
此外，还需要选择合适的ADC（模数转换器）芯片用于将模拟信号转换成数字信号。
通常情况下，每个通道需要一个独立的ADC芯片。
选择合适的ADC芯片需要考虑采样率、精度等参数。
在软件设计方面，需要编写FPGA的逻辑设计代码。
逻辑设计代码主要包括时序逻辑和组合逻辑。
时序逻辑用于控制ADC芯片的采样时钟、数据输入和输出时序等，保证数据的正确采集和传输。
组合逻辑用于实现数据的处理和存储等功能。
此外，还需要编写驱动程序用于控制FPGA芯片的配置和数据读写操作。
系统实现多通道数据采集系统的实现过程主要包括硬件实现和软件实现两个阶段。
在硬件实现阶段，首先需要进行FPGA芯片的引脚分配和连接。
根据系统需求，将FPGA芯片的输入输出引脚与ADC芯片的输入输出引脚相连接。
然后进行PCB设计和电路布线，制作板卡。
接下来进行电路调试和功能验证，确保系统的稳定性和功能正常。
在软件实现阶段，首先需要编写FPGA的逻辑设计代码。
根据系统需求，设计数据采集和处理的算法，并将其转化为FPGA的逻辑电路。
然后使用FPGA开发工具对逻辑设计代码进行综合、布局和时序优化。
最后生成可烧写到FPGA芯片的位文件。
总结基于FPGA的多通道数据采集系统实现了高速、灵活和可编程性强的优势。
通过合适的硬件设计和软件设计，可以实现较高的采样率和精度，满足不同领域的应用需求。
基于FPGA的多路数据采集系统的设计
文章编号 ：０ ９— ５ ２ ２ １ ） ６— １４— ４ １０ ２ ５ 【０２ ０ ０ ２ ０ 中图分类号 ：Ｐ ７ ． Ｔ ２４ ２ 文献标识码 ： Ａ
基 于 Ｆ Ｇ 的 多路 数 据 采 集 系统 的 设 计 ＰＡ
郭建 强，张秋云 ，王 黎 ， 晓蓉 ， 高 王泽勇
轮对踏 面擦 伤 的根 本原 因是列 车在 制动过 程 中
的制 动力大 于粘 着力 ， 得 车 轮 在钢 轨 上 滑行 前 进 使 而并 非正 常的运 行 。众 所 周 知 ， 滑行 时产 生 的摩 擦
力远 远大 于滚动 时产生 的摩擦 力 ， 长期这 样 ， 就会在 车轮 踏 面上形 成不 同程度 的擦伤 。 踏 面擦伤 具有 相 当严 重 的危 害 ， 体表 现 为 以 具
实价值 。
１ Ｆ Ｇ 硬 件 设 计 ＰＡ
１ １ 数字 系统设 计 介绍 ．
通过 ５个加 速 度传 感 器 采集 ５路 模 拟信 号 ， 经 过 电荷放 大器 ， 将传 感 器 输 出 的 电荷 信 号转 化 为 电 压 信号输 出 ， 后再 通过前 端 信号调 节 电路 ， 模拟 然 将 信 号进行 缓 冲 、 大 、 波 和定 标 ， 成 电压 差分 模 放 滤 形 拟 信号 ， 目的是 减 少 直流 漂 移 ， 除共 模 干 扰 ， 其 去 为 后 级 的模／ 数转 换 器 （ Ｄ ） 准 备 ， 统 的硬 件 框 Ａ Ｃ做 系 图如 图 １ 示 。经 过 Ａ Ｓ３４模 数 转换 器 件 后 ， 所 Ｄ８６ 将 输入 的模拟 差分 信号 变换 为适用 于控 制过 程 、 存储 、 处理 、 执行 计算并 显示 读 出等其 他 目的 的数 字信 号 。
Ｋｅ ｒ ｓ： ＦＰ ｙ ｗｏ ｄ ＧＡ ；ａ ｒ ｓｏ ｔ ｓ ；Ｖｅ ｉｏ ＤＬ ；Ｍ ｏ ｅｓｍ ｂ ａ ｉｎ ｅ ｔ ｒｌ ｇ Ｈ ｄ ｌｉ
基于FPGA的多路数据采集系统的设计1
基于FPGA的多路数据采集系统的设计一、设计题目基于FPGA的多路数据采集系统的设计二、设计要求介绍了一种基于FPGA的多路数据采集系统的设计方案，描述了系统的主要组成及FPGA的实现方法，并用VHDL语言设计的状态机在QuanusⅡ发软件中进行真。
该系统在通用数据采集系统的基础上，增加数据编码模块，将多路数据组合为一路进行存储；采用批处理数据方式，减少数据编码次数，加快数据处理速度。
三、设计作用及目的针对基于FPGA的数据采集系统设计的要求，先对EDA技术和VHDL语言进行学习，然后研究数据采集中的关键问题，并且实现用FPGA控制数据采集系统地设计。
四、设计所用设备及软件嵌入式处理器、FPGA软件、有QuanusⅡ仿真软件的计算机五、系统设计5.1系统总体设计及原理系统的总体结构如图5-1所示。
在符合奈奎斯特采样定理的条件下，外界的模拟信号频率要小于采样模块采样频率的1/2。
如果还有高频分量的话，可以让外界的模拟信号经过一个低通滤波器滤除高频分量后输入到A/D转换芯片TLC5510中[1]。
经过A/D转换器后不仅时间离散化了，而且幅度也离散化，即x(n)。
由FPGA中的采样控制器控制TLC5510的采样，将采集到的信号锁存在FPGA的内部存储器RAM中，然后控制RAM中的数据输出到D/A转换器，D/A转换器每隔一个时钟取出一次y(n)，随之在D/A 转换器的保持电路中将数字信号转换为模拟信号，这些信号在时间点上的幅度应等于序列y(n)中相应数码所代表的数值大小。
若最后输出的信号具有不符合条件的高频分量，则还要通过一个模拟滤波器，滤除不需要的高频分量，平滑成所需的模拟输出信号y(t)，以完成信号的采集。
根据FPGA 在系统中的功能，可将其模块分为A/D 采样控制模块、数据存储模块和D/A 控制模块[1]。
图5-1 数据采集系统结构图5.2 A/D 转换模块在系统的A/D 转换中使用的芯片是TLC5510TLC5510芯片图如图5-2所示：图5-2 TLC5510芯片引脚图TLC5510 高速模数转换芯片，用于视频处理，高速数据转换等领域，采用CMOS 工艺制造，精度为8位，转换速率20Msps ，每秒采样20M 次，采用半闪速结构，内建采样保持电路。
基于FPGA的多路数据采集系统的设计
使 块的输 入端 Ｉ ） 一 Ｉ Ｎ （： 进剖数输 入）连接 ， 控制帧Ｊ 火的输 出端 Ｄ — Ｏ Ｕ Ｔ（ 通路数据 输 ）和 Ｋ Ｅ Ｙ（ 键盘 值数据输 …）分驯 数 数据采 集技术是信息 科 的 重要分支之 ，它 研究信息数据的采 据 转换模块 的 Ｄ— Ｉ Ｎ（ 键盘 选择 的通道数据输 入 ） ＫＥ Ｙ — Ｉ Ｎ（ 键 盛 集、存储 、处 理以及控制等 问题 。它是对传感器信号 的测 ｝ 裢与处理 ， 值的数据输 入）连 接 ，最后数据转 换 块 ｎ 勺 输 端 Ｋ Ｅ Ｙ — ＯＵ Ｔ（ 键 值 以微 计算 机等高技术 为攮础而形成的 ‘ ¨综 合应 用技术。数据采集 晌 显示输 出 ）、Ｃ ＯＵ Ｔ１ 、ｃ — ＯＵＴ ２ 、 ＯＵ Ｔ ３ 、Ｃ ＯＵ Ｔ ４（ 数据 的 也是从 一 个或 多个信 ‘ 获取对象信 息的过程 。随荷微型 计算机技术的 示输 出） 数据 示ｆ Ｉ ｌ 块 Ｋ Ｅ Ｙ — Ｉ Ｎ （ 键 赶故 据输 入） 、Ｄ — Ｉ Ｎｌ 、Ｄ — 飞速发展和 普及 ，数据采 监测 已成为 日益 莺要 的检 测技术 ，ｒ 泛应 Ｉ Ｎ２ 、Ｄ Ｉ Ｎ３ 、Ｄ ＿Ｉ ｌ Ｎ４ （ 二 进 制 数据 ）连 接 ，ＤＩ Ｓ Ｐ 一 （ ） Ｕ Ｔ为数 用于工农 、 等需要 时监控温度 、湿度 和压力等场 合。数据 采集足工 管显示数据 。 、 世 控制等系统 Ｉ 的前要环节 ，通常采 用集成的 Ｆ Ｐ Ｇ Ａ系统 来实 ，作 为测控系统不 ｒ Ｊ ． 缺 少Ｅ ， ３ Ｆ ￣ ｒ ９ ，数据 采集的性能特点直接影 响到整１ ＼ 系 ３ 仿 真 结 果 分 析
１ ７ ５
柬工案 投数据 采集系统 的设 计
尹 淑 娟
（ 包头师范学院 信息学院 ， 内蒙古 包头 ０ １ ４ ０ ３ ０）
基于FPGA的多路数据采集系统的设计
基于FPGA的多路数据采集系统的设计系统通过ADC0809采集数据，并用DAC0832输出数据，在Quartus II平台上，通过VHDL语言编程完成数据采集系统电路的软件设计、编译、调试、仿真和下载，通过仿真波形分析说明设计结果满足设计要求。
标签：数据采集系统；FPGA；VHDL；采样控制1 引言数据采集技术是信息科学的重要分支之一，它研究信息数据的采集、存储、处理以及控制等问题。
它是对传感器信号的测量与处理，以微型计算机等高技术为基础而形成的一门综合应用技术。
数据采集也是从一个或多个信号获取对象信息的过程。
随着微型计算机技术的飞速发展和普及，数据采集监测已成为日益重要的检测技术，广泛应用于工农业等需要同时监控温度、湿度和压力等场合。
数据采集是工业控制等系统中的重要环节，通常采用集成的FPGA系统来实现，作为测控系统不可缺少的部分，数据采集的性能特点直接影响到整个系统。
2 系统总体设计系统用ADC0809对模拟信号进行采样，转换为数字信号，由可编程逻辑器件读入，再送到CB模块中，将数字信号转换为模拟信号。
用可编程逻辑器件实现对ADC0809的控制，由于采用查询信号EOC的方式，所以可达到ADC0809的最高速度。
数据处理单元就是主控器，其主要包括键盘控制模块、显示控制模块、串并数据转换模块、数据转换模块、数据显示控制模块设计。
八路数据采集器将各路模拟信号分别转换成8位二进制数字信号，用串行码送入传输线路。
主控器串行传输线路对各路数据进行采集和显示，采集方式包括循环采集（即1路、2路8路、1路、）和选择采集（任意一路）。
显示部分能同时显示地址和相应的数据。
2.1 键盘控制模块键盘模块的功能是：按9号键循环显示各路地址和数据；按1～8号任意键显示任意一路的地址和数据，该控制模块中DISP_DATA是数码管显示译码输出，它的工作由CLK信号和KEY_LIE（列输入）决定，KEY_HANG为行输出，将会和KEY_LIE相并然后在输出，DATA_P和DATA_PP为二一十进制数的输出和小数点，键盘控制模块包括：行键值输出、键值锁存和键值合成。
基于FPGA多通道采样系统设计资料(经典)
摘要本论文介绍了基于FPGA的多通道采样系统的设计。
用FPGA设计一个多通道采样控制器，利用VHDL语言设计有限状态机来实现对AD7892的控制。
由于FPGA器件的特性是可以实现高速工作，为此模拟信号选用音频信号。
由于音频信号的频率是20Hz-20KHz,这样就对AD转换的速率有很高的要求.因为FPGA的功能很强大，所以我们把系统的许多功能都集成到FPGA器件中，例如AD通道选择部分，串并输出控制模块，这样使得整个系统的外围电路简单、系统的稳定性强。
FPGA的配置模式选用被动串行模式，这样就增强了系统的可扩展性。
输出模式可选择性使得系统的应用相当广泛，串行输出可以用于通信信号的采集，方便调制后发射到远程接受端，远程接收端对采集的数据进行解调；而并行输出模式则可以通过高速存储器将采集的信号放到微机或者其他的处理器上，根据采集的数据进行相应的控制。
此系统的缺点是由于FPGA器件配置是基于SRAM 查找表单元，编程的信息是保持在SRAM中，但SRAM在掉电后编程信息立即丢失，所以每次系统上电都需要重新配置芯片，这对在野外作业的工作人员很不方便，解决的方法是专用的配置器件来配置FPGA，在每次系统上电的时候会自动把编程信息配置到FPGA 芯片中。
但设计中没有采用到这种配置方案主要是考虑到专用配置器件的价格问题。
本文开始介绍了多通道系统的组成部分，然后分别介绍了各个组成部分的原理和设计方法,其中重点介绍了FPGA软件设计部分。
还对当前十分流行的基于FPGA的设计技术作了简单的阐述，最后对系统的调试和应用作了简短的说明。
关键词：音频放大；滤波器；FPGA；VHDL；AD7892；有限状态机；AbstractThe paper introduces the design of multiple channel sampling system based on FPGA, It designs a multiple channel control sampling instrument with FPGA, I use VHDL to design ASM and then achieve the control to AD7892. Because the FPGA device can work in high-speed, we select audio signal for analog signals. The range of audio signal frequency is 20Hz-20 KHz, And then the transform speed of AD sampling must be very high. We integrate many modules in the FPGA device. For example the AD sampling channel control, the mode of output which made the circuit simply and the system stably. We choose Passive Serial for configuring the FPGA device which made the system can extend easily. The mode of output can control which made this system can use many field. The serial output mode can use in the sampling of communication. The sampling data can launch to the long-distance sink by brewage, and then the long-distance sink can demodulation the sampling data. The parallel output mode can put the sampling data to the microprocessor or other processor by the high-speed memorizer. And then control accordingly. The disadvantage of this system is that the configure of the FPGA device is based on SRAM LUT. The message of programming is kept in the SRAM, which will lose when the system is out of power supply. So we should reconfigure the programming message into the FPGA device when the system has the power supply again. It is not very convenience for working outside. But this can be resolve by using appropriative configure device which can load the configure message into the FPGA device automatically when the system have power supply. Because the price of the appropriative device, I don't choose this configure mode in this design.This paper introduce the multiple channel sampling system in the first place, and then introduce the principle of each module and design method separately, among these I introduce the designs of FPGA especially. I also introduce the designing technique which is popular at present based on FPGA simply. Finally, I introduce debugging and application of this system.Key words: audio amplifying; filter; FPGA; VHDL; AD7892; ASM目录引言 (1)1FPGA和VHDL概述 (1)FPGA发展历程 (1)VHDL语言介绍 (3)2 多通道采样系统的组成 (3)3 总体方案设计与论证 (4)3.1 方案设计 (4)3.1.1方案一 (4)3.1.2方案二 (4)3.1.3方案三 (4)3.2方案比较 (4)4 单元电路的设计 (5)4.1音频放大、滤波部分 (5)4.1.1音频放大部分 (5)4.1.2有源滤波器的设计 (6)4.2 AD采样电路 (8)4.2.1芯片介绍 (8)4.2.2芯片应用 (11)4.3 FPGA控制部分 (11)4.3.1通道选择模块 (11)4.3.2 AD7892控制部分 (12)4.3.3延时模块的设计 (17)4.3.4串并输出选择控制 (18)4.3.5 FIFO模块 (18)4.3.6 AD采样系统顶层电路设计 (19)4.4 FPGA的硬件设计 (20)4.4.1 EP1K30TC144-3芯片介绍 (20)4.4.2芯片组成描述 (20)4.4.3芯片工作电压设计 (21)4.4.4芯片配置介绍 (22)4.4.5电路设计注意事项 (24)4.4.6硬件电路设计技巧 (25)5 软件介绍 (25)5.1 MAX+PlusⅡ (25)5.2 Electronics Workbench(EWB) (25)5.3Protel99SE (26)6 整机调试 (26)6.1 硬件电路的调试步骤 (26)6.1.1音频放大部分调试 (26)6.1.2滤波部分调试 (27)6.1.3LM317稳压块调试 (27)6.1.4FPGA硬件电路调试 (27)6.1.5AD采样模块调试 (28)6.2 联机调试 (28)6.3调试注意事项 (28)7 结论 (29)谢辞 (30)参考文献 (31)附录 (32)引言FPGA（Field-Programmable Gate Array 现场可编程门阵列）是近年来广泛应用的超大规模、超高速的可编程逻辑器件，由于其具有高集成度（单片集成的系统门数达上千万门）、高速（200MHz以上）、在线系统可编程等优点，为数字系统的设计带来了突破性变革，大大推动了数字系统设计的单片化、自动化，提高了单片数字系统的设计周期、设计灵活性和可靠性。
基于FPGA的多路数据采集系统的研究与设计
基于FPGA的多路数据采集系统的研究与设计柳炳琦;庹先国;蒋鑫;刘明哲;李怀良;阳林峰【期刊名称】《核电子学与探测技术》【年(卷),期】2014(000)005【摘要】针对VSP系统对测井数据并行采集的要求，采用FPGA作为核心控制器，结合ADS1252模数转换芯片、SDRAM存储芯片和RS485通信技术构建了多路数据采集系统。
利用Verilog编写有限状态机实现FPGA控制多路ADC并行采集和SDRAM的存储操作，并能够对多路数据并行采集和正确存储，使系统具有实时性强、电路简单、干扰噪声低等优点。
通过signaltap对该系统的采集和存储效果进行在线测试，并结合matlab仿真对比分析，验证了系统的可靠性和准确性。
【总页数】5页(P622-626)【作者】柳炳琦;庹先国;蒋鑫;刘明哲;李怀良;阳林峰【作者单位】地质灾害防治与地质环境保护国家重点实验室成都理工大学，成都610059;西南科技大学，绵阳621010;地质灾害防治与地质环境保护国家重点实验室成都理工大学，成都610059;地质灾害防治与地质环境保护国家重点实验室成都理工大学，成都610059;西南科技大学，绵阳621010;地质灾害防治与地质环境保护国家重点实验室成都理工大学，成都610059【正文语种】中文【中图分类】TP274【相关文献】1.基于FPGA的多路数据采集系统设计 [J], 司兆龙;张亚君2.一种基于FPGA+ADS130E08多路同步数据采集系统设计 [J], 张文俊;汪相坤;成印沙;王洪亮;李绪勇3.基于FPGA的多路高速数据采集系统的设计 [J], 吴居娟4.基于FPGA的多路无线数据采集系统设计 [J], 李锦明; 刘梦欣; 成乃朋; 成雅丽5.基于FPGA+ARM的多路光栅数据采集系统设计 [J], 张立;李少康;李高益因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的数据采集系统的设计与实现
基于FPGA的数据采集系统的设计与实现刘春雅;程旭;赵辉昌【期刊名称】《电子设计工程》【年(卷),期】2011(19)1【摘要】Based on FPGA and the USB2.0 technical, this paper designed one kind of high speed and integrated data acquisition system. This system took Altera Corporation's EP2C5T144 FPGA as the master controller, and took Cypress Corporation's EZ-USB FX2 as the transmission method. Firstly, integrated system's frame construction and the hardware interface circuit were introduced in detail. Secondly, based on the implement ai hardware platform, interface code was designed by using Verilog HDL, and USB2.0 firmware program was designed. Finally, the system test was completed through software and hardware system. This test result indicates that the overall system function is correct, and it can accomplish the data acquisition duty under eertain circumstances.%基于FPGA和USB2.0的技术方案,设计了一种高速化和集成化的数据采集系统.该系统是以Ahem公司的FPGA 芯片EP2C5T144为主控芯片,以Cypress公司的EZ-USB FX2芯片为传输手段设计实现的.首先详细介绍了整体系统的框架结构和硬件接口电路,其次,在硬件平台完成的基础上采用Verilog HDL硬件描述语言设计完成了FPGA控制接口电路的代码,并设计完成了USB2.0的固件程序.最终通过软硬件系统联调完成了系统测试,该测试结果表明整个系统功能正确,能够完成一般情况下敷据采集的任务需求.【总页数】5页(P51-54,61)【作者】刘春雅;程旭;赵辉昌【作者单位】陕西国防工业职业技术学院,电子工程系,陕西,西安,710300;西安科技大学,机械工程学院,陕西,西安,710054;西安电子科技大学电子工程学院,陕西西安,710071【正文语种】中文【中图分类】TP335+.1;TP274+.2【相关文献】1.基于FPGA的高速数据采集系统设计与实现 [J], 杨金宙;徐东明;王艳2.基于FPGA和ADS8638的数据采集系统的设计与实现 [J], 关俊强;左丽丽;吴维林;祝周荣3.基于FPGA+DSP的数据采集系统设计与实现 [J], 程佩;房海华;黄蓝4.基于FPGA的电容式编码器数据采集系统设计与实现 [J], 李锋;祝玉芳;程坤5.基于FPGA的高速数据采集系统设计与实现 [J], 吴明锋因版权原因，仅展示原文概要，查看原文内容请购买。
FPGA的高速多通道数据采集控制器IP核设计
FPGA的高速多通道数据采集控制器IP核设计
潘梁垚;姚铭
【期刊名称】《单片机与嵌入式系统应用》
【年(卷),期】2009(000)006
【摘要】介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计.采用TI公司的6通道同步采集A/D转换器件(ADS8364),针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口.在Xilinx公司的ISE开发工具中,利用FPGA器件中的硬FIFO控制器辅助设计IP 核,利用嵌入式开发工具EDK建立FPGA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性.
【总页数】4页(P36-39)
【作者】潘梁垚;姚铭
【作者单位】厦门大学;厦门大学
【正文语种】中文
【中图分类】TP3
【相关文献】
1.基于FPGA多通道高速数据采集存储器设计 [J], 郭铮;刘文怡;冯妮
2.基于FPGA的高速多通道数据采集系统设计 [J], 甘建伟;秦付军;王鹏
3.基于FPGA的多通道数据采集控制器设计与实现 [J], 赵涛;郭猛;顾亚浏;章阳
4.基于FPGA的仿真系统数据采集控制器IP核设计 [J], 郑津;陈利学
5.基于FPGA的多通道同步实时高速数据采集系统设计 [J], 易志强;韩宾;江虹;张秋云
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
湖南文理学院课程设计报告课程名称：通信系统课程设计专业班级：通信******班学号（19号）学生姓名：***指导教师：***完成时间：2015年6 月26 日报告成绩：目录一、设计要求 (3)二、设计作用与目的 (3)三、所用设备及软件 (3)四、系统设计方案 (4)1.系统总体设计 (4)2.工作原理 (5)五、系统硬件设计 (7)1.A/D转换模块 (7)2.数据存储模块 (9)3.D/A转换模块 (9)4.FPGA控制模块 (10)六、系统软件设计 (10)1.主程序流程设计 (10)2.子程序设计 (11)3.FPGA的编程 (13)七、实验调试结果 (13)八、设计中的问题及解决方法 (15)九、设计心得 (16)十、参考文献 (16)十一、附录 (18)1.程序总体结构原理图 (18)1.TLC5510采样控制 (18)2.程序清单 (19)1.状态机实现TLC5510采样控制程序 (19)2.行为描述方式实现TLC5510采样控制程序 (20)基于FPGA的多路数据采集系统的设计一、设计要求数据采集电路是测试系统中的重要组成部分，其主要包括模拟电路部分和数字电路部分两个部分。
其中的模拟部分主要是将前端的传感器所提供的电参量信号进行转换、放大、滤波、调零等处理，使之成为适合AD或者显示记录仪器所需要的电压信号。
数字部分主要是根据不同的需要按照不同的采样策略来对AD转换器进行控制，实现对模拟信号的采样和量化。
同时数字部分的电路还要将所采集的数据进行处理、存储和向上位机传输，以便进行更进一步的数据分析。
二、设计作用与目的介绍了一种基于FPGA的多路数据采集系统的设计方案，描述了系统的主要组成及FPGA的实现方法，并用VHDL语言设计的状态机在QuanusⅡ发软件中进行真。
该系统在通用数据采集系统的基础上，增加数据编码模块，将多路数据组合为一路进行存储；采用批处理数据方式，减少数据编码次数，加快数据处理速度。
三、所用设备及软件嵌入式处理器、FPGA软件、有QuanusⅡ仿真软件的计算机。
四、系统设计方案本次设计有2个方案可供选择。
方案一是采用ATmega16单片机设计。
用ATmega16单片机控制的多路数据采集系统的设计方案。
单片机将现场采集的多路模拟信号转换为数字量,通过LCD12864将其在现场显示,通过AT24C64将数据进行存储,现场采集的信号还可以通过485总线传输至上位机。
方案二是采用嵌入式处理器，并通过FPGA软件进行仿真，将外界干扰信号滤波之后输入到A/D转换芯片TLC5510中。
本次设计采用方案二。
原因在于方案一的单片机结构复杂，教科书中并未提及，而方案二中只需要仿真，所需芯片可以在教科书中找到。
1.系统总体设计系统的总体结构如图4.1所示。
在符合奈奎斯特采样定理的条件下，外界的模拟信号频率要小于采样模块采样频率的1/2。
如果还有高频分量的话，可以让外界的模拟信号经过一个低通滤波器滤除高频分量后输入到A/D转换芯片TLC5510中。
经过A/D转换器后不仅时间离散化了，而且幅度也离散化，即x(n)。
由FPGA 中的采样控制器控制TLC5510的采样，将采集到的信号锁存在FPGA的内部存储器RAM中，然后控制RAM中的数据输出到D/A转换器，D/A转换器每隔一个时钟取出一次y(n)，随之在D/A转换器的保持电路中将数字信号转换为模拟信号，这些信号在时间点上的幅度应等于序列y(n)中相应数码所代表的数值大小。
若最后输出的信号具有不符合条件的高频分量，则还要通过一个模拟滤波器，滤除不需要的高频分量，平滑成所需的模拟输出信号y(t)，以完成信号的采集。
根据 FPGA在系统中的功能，可将其模块分为A/D采样控制模块、数据存储模块和D/A控制模块。
图4.1 数据采集系统结构图2.工作原理可编程逻辑阵列器件是可以由用户进行编程以实现所需逻辑功能的数字集成电路，利用其内部的逻辑结构实现任何布尔表达式、寄存器函数。
和一般的ASIC电路相比，可编程逻辑阵列器件具有设计周期短，修改方便的优点。
根据编程方式FPGA器件基本可分为三种：基于反熔丝编程的FPGA、基于SRAM编程的FPGA、基于闪存编程的FPGA。
基于AD9446采集芯片反熔丝编程的FPGA具有体积小、集成度高和高速度的特点，还具有加密、防拷贝、抗干扰以及不需外接只读存储器的特点，但只能一次编程，比较适合于定型产品。
后两种FPGA属于可重复编程型FPGA，SRAM型FPGA的突出优点是可反复编程，甚至能在系统运行中改变配置数据实现系统功能的动态重构。
Flash Memory型FPGA 具有非易失性和重复编程的双重优点，但不能动态重构，功耗也较SRAM型FPGA 高。
从逻辑块的构造分类，FPGA的结构有三种：查找表型、多路开关型和多级与或门型。
Xilinx公司FPGA的逻辑块构造有查找表型和多路开关型，其中具有代表性的查找表结构是Xilinx公司的XC系列FPGA，它的可编程逻辑单元是查找表，由查找表构成函数发生器，再由查找表来实现逻辑函数。
Altera公司的FPGA器件，其逻辑块构造为多级与或门型，它的可编程单元是可配置的多路开关。
利用多路开关的特性，对它的输入和选择信号进行配置，接到固定电平或输入信号上，实现不同的逻辑功能。
还有一种是采用多级与非门结构的Altera 公司的FPGA，在多级与非门结构中，可编程逻辑单元是一个异或逻辑块。
查找表型的优点是功能多，N输入的查找表可以实现N个任意的组合逻辑函数。
多路开关型的优点是可以把大量的多路开关和逻辑门连接起来，构成大量函数的逻辑块。
多级与或门型的优点是可以方便地将待反馈的输出信号反馈到输入端，以实现闭环控制逻辑和多个逻辑块之间的级联。
随着大规模现场可编程逻辑器件的发展，系统设计进入“片上可编程系统” (SOPC)的新纪元：芯片朝着高密度、低压、低功耗方向挺进:在SOC芯片上可以将微处理器、数字信号处理器、存储器、逻辑电路、模拟电路集成在一个芯片上。
而如果将可编程逻辑电路1P核集成到SOC芯片上则会大大提高SOC芯片的灵活性与有效性，并且缩短了SOC芯片的设计周期。
因此国际各大公司都在积极扩充其IP库，以优化的资源更好的满足用户的需求，扩大市场。
由此可见，FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，这使得FPGA占有越来越多的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。
FPGA 普及的另一重要原因是IP(知识产权)越来越被高度重视，带有IP内核的功能块在ASIC设计平台上的应用日益广泛。
越来越多的设计人员，采用设计重用，将系统设计模块化，为设计带来了快捷和方便。
并可以使每个设计人员充分利用软件代码，提高开发效率，减少上市时间，降低研发费用，缩短研发周期，降低风险。
FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。
它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。
五、系统硬件设计1.A/D转换模块在系统的A/D转换中使用的芯片是TLC5510TLC5510芯片图如图2所示：TLC5510 高速模数转换芯片，用于视频处理，高速数据转换等领域，采用CMOS工艺制造，精度为8位，转换速率20Msps，每秒采样20M次，采用半闪速结构，内建采样保持电路。
TLC5510为24引脚、PSOP表贴封装形式（NS）。
其引脚排列如图5.1。
图5.1 TLC5510引脚排列图AGND：模拟地信号；ANALOG IN：模拟信号输入端；CLK：时钟输入端，作为数据采集的主控时钟；DGND：数字信号地；D1～D8:数据输出端口。
D1为数据最低位，D8位最高位；OE：输出使能端。
当OE位低时，D1～D8数据有效；因为系统中D1～D8端口的数据在整个仿真过程中都有效，所有OE始终设置为低电平；VDDA：模拟电路工作电源；VDDD：数字电路工作电源；此系统中使用FPGA来控制A/D采样，包括将采得的数据存入FIFO（FPGA内部FIFO存储速率可达10ns），整个采样周期需要4至5个状态即可完成。
若FPGA的时钟频率为100MHz，则从一个状态向另一状态转换的时间为一个时钟周期，不到单片机的采样周期的千分之一。
图5.2 FPGA控制TLC5510图示如图5.2所示，FPGA控制TLC5510实现了将模拟信号转换成数字信号的过程。
其中，TLC5510转换好的数据将存到FPGA的内部存储器中等待处理。
TLC5510是以流水线的工作方法进行工作。
它在每一个周期都启动一次采样，完成一次采样；每次启动采样是在CLK的下降沿进行，不过采样转换结果的输出在2.5个CLK周期后，将送到内部数据总线上。
将输出延时Tdd计入，从采样到输出需经过2.5*Tclk+Tdd。
对于需要设计的从采样控制器，可以认为，每加一个采样CLK周期，A/D就会输出一个采样数据。
在图5.3所示的工作时序的控制下，当第一个时钟周期的下降沿到来时，模拟输入电压将被采样到高比较器块和低比较器块，高比较器块在第二个时钟周期的上升沿最后确定高位数据，同时，低基准电压产生与高位数据相应的电压。
低比较块在第三个时钟周期的上升沿的最后确定低位数据。
高位数据和低位数据在第四个时钟周期的上升沿进行组合，这样，第Ｎ次采集的数据经过2.5个时钟周期的延迟之后，便可送到内部数据总线上。
此时输出使能OE有效，数据被送至8位数据总线上。
图5.3 TLC5510时序图对A/D器件进行采样控制，传统的方法是用CPU或单片机完成的。
编程简单，控制灵活，但缺点是控制周期长，速度慢。
特别是当A/D器件本身的采样速度比较快时，CPU的慢速极大的限制了A/D的速度。
A/D转换芯片TLC5510的采样速率达40MHz，采样周期是0.025μs，单片机在控制A/D进行一个采样周期中必须完成的操作有初始化TLC5510，启动采样，等待约0.025μs，发出读数命令，分两次将12位转换好的数从TLC5510读进单片机，再分两次将此数存入外部RAM中，外部RAM地址加1，此后再进行第二次采样周期的控制。
2.数据存储模块数据锁存模块是由ezNiosDK FPGA板的芯片FIFO构成，其存储速率可达到10ns。
在FPGA中A/D采样控制器控制TLC5510将数据采集到后，FPGA便将锁存信号调节为有效的高电平，然后将信号锁存入存储器中。
选择一：外部随机存储器RAM。
选择二：内部随机存储器RAM。
选择三：内部FIFO，相比之下，FIFO更适合于用作A/D采样数据高速写入的存储器，因为FIFO的写入时间只有一个时钟周期，因此决定使用LPM_FIFO 作为采样存储器。