数字逻辑试卷2006下答案(B)

………密………封………线………以………内………答………题………无………效……
电子科技大学二零零六至二零零七学年第1学期期末考试
数字逻辑设计 课程考试题 B 卷 （ 120 分钟） 考试形式： 闭卷 考试日期 2007年 月 日
课程成绩构成：平时 20 分， 期中 10 分，期末 70 分
一、单项选择题，下列每题的四个选项中有一个正确的，请把正确选项的编号填入括号内（每小题2分，共10分）
1、已知某符号二进制数的补码为1.0110，则其原码为( B )。

A. 1.0110
B. 1.1010
C. 1.0101
D. – 0.1010 2、将8421BCD 码为01000101的数转换成其十进制描述为( A )。

A. 45 B. 69 C. 37 D. 54
3、当描述同步时序逻辑电路时，有6个状态的最简状态图需要( C )个触发器。

A. 1 B. 2 C. 3 D. 4
4、TTL 集成电路的电源电压V CC =( 2 )。

(1)—5V (2) +5V (3) +10V (4) —10V
5、设i M 和j M 是n 个变量构成的两个最小项，若j i ≠，则（ A ）。

A. 0=∙j i M M
B. 0=+j i M M
C. 1=∙j i M M
D. 1=+j i M M
二、填空题（每小题2分，共10分）
1AC D C B A F )(++=的反函数为))((C A D C B A F +++=。

2、函数))((C A B A F ++=可能会产生险象，可以通过增加冗余项（C B +）的方法消除。

3、函数==∏)7,6,5,4,3,2,1,0(),,(M C B A F 0。

4、若121=⊕⋅⋅⋅⊕⊕n X X X ，则i X =1的个数必须为（奇）数。

5、(53.69)10的余3码表示为1000 0110.1001 1100。

………密………封………线………以………内………答………题………无………效……
三、判断题，请在下面正确描述的前面打√，在错误描述前面打×（每小题2分，10分）
（×）1、CMOS电路的空闲输入端可以悬空，悬空时相当于逻辑“1”。

（√）2、正逻辑假设下的与非门是在负逻辑假设下的或非门。

（×）3、在任何情况下，都可以直接将多个三态门的输出端连接到一起。

（√）4、8421BCD码具有奇偶特性。

（√）5、格雷码的特点是任意二个相邻码组间只有一位变化。

四、化简题（每小题5分，共15分）
1、用卡诺图化简下列函数为最简与或式
F(A,B,C,D)=∑m(3,5,8,9,10,12) + ∑d(0,1,2,13)
A
B
=
+
+
F+
B
D
C
A
D
C
2、用卡诺图化简下列函数为最简或与式
∏
C
D
(M
B
F
A
)
10
=)
,
,9,8,6,4,2,1,0(
,
,
F(A,B,C,D) = (A+D)(B+C)(B+D)
………密………封………线………以………内………答………题………无………效……
3、用代数法化简下列函数为最简与或式
))((),,,(B AC C B D D BC D C B A F ++++=
AC
D B B AC D BC B AC BC D BC B AC C B D BC B AC C B D D BC F ++=+++=+++=++++=++++=)
()
)(())((
五、判断函数AB C +⋅=A F 是否会产生险象？在什么情况下产生险象？若可能产生险象，用增加冗余项的方法消除（5分）
解：该函数式会产生险象，其在C=0、B=1时产生险象，可增加冗余项C B 消除之。

则函数变更为：C B AB C ++⋅=A F
六、用四选一多路数据选择器实现函数∑∑+=)6,5,4,3,1()15,13,9,7,2,0(),,,(d m D C B A F 的逻辑功能（10分）。

七、由两个JK 触发器构成的电路如下图所示，设触发器Q 端初始状态均为0，试根据CP 画出Q 1和Q 2的波形。

（8分）
………密………封………线………以………内………答………题………无………效……
八、分析如下图所示的同步时序逻辑电路，要求写出方程组、状态转换表、状态图、时序图并用文字说明其逻辑功能。

（10分）
解：第一个触发器的激励方程：X K J ==11，状态方程：n n n Q X Q X Q 1111+=+ 第二个触发器的激励方程：n Q X K J 122==，状态方程：n
n n n n Q Q X Q Q X Q 21211
2
+=+
输出方程：n n Q Q X Z 21=
由上述方程可得状态转换真值表和状态图：
0 0 0 0 0 0
0 0 1 0 1 0X
n Q 1n
Q 2
1
1+n Q 1
2+n Q Z
0 1 0 1 0 0 0 1 1 1 1 0 1 0 0 1 1 1 1 0 1 0 0 0 1 1 0 0 1 0
1 1 1 1 0 0
………密………封………线………以………内………答………题………无………效……
由状态转换图可知：X=0时，电路将状态保持不变；X=1时，电路是一个四进制减法计数器，并且当产生借位时，输出为1，其他情况输出均为0。

九、请用JK 型触发器设计一个 “0110”串行序列检测器（可重叠）。

要求：画出原始状态图和状态表，写出输出方程、激励方程，画出电路图。

（12分）
状态图：
状态编码为：S 0=00，S 1=01，S 2=10，S 3=11。

n
n n n n Q XQ Q Q X Q 2
12112+=+，可得： 12XQ J =，12Q X K = n n n
n Q X Q Q X Q 11211)(++=+，可得：21Q X J +=，X K =1
21Q Q X Z =
十、分析下面的异步脉冲时序逻辑电路，要求写出时钟方程、输出方程、激励方程、状态方程，并画出状态转换表、状态图和时序图，并用文字说明其逻辑功能。

（10分）
………密………封………线………以………内………答………题………无………效……
CP CP =1，n Q CP CP 132==
J 1=K 1=1 n n Q Q 111=+ n Q J 32=，K 2=1， n
n n Q Q Q 2312=+ n Q J 23=，K 3=1， n n n Q Q Q 3213=+ n
n n Q Q Q Z 321=
由状态图可知：电路为可自启动的一个异步六进制加法计数器，且当产生进位时输出为1，否则输出为0。