端接方式对改善高速电路串扰的分析研究
高速电路信号完整性分析
与 1 V 入射信号对应的终端电压值随终端阻抗变化的曲线………… 28
图 4.9 上升时间为 50 ps 的信号分别通过电感值 L=0，5nH 的突变………… 图 4.10 多次反射计算图解……………………………………………………… 图 4.11 各种阻尼情况下的电路模型…………………………………………… 图 4.12 各种阻尼情况下的仿真波形…………………………………………… 图 4.13 各种端接方法示意图……………………………………………………
湖南大学 硕士学位论文 高速电路信号完整性分析 姓名：彭元杰 申请学位级别：硕士 专业：电路与系统 指导教师：何怡刚 20070512
硕士学位论文
摘
要
随着现代电子技术的迅速发展，高速电路的应用范围也在日益扩大，系统时 钟频率在迅速提高。由于上升时间的加快和电路集成度的不断增加，印制电路板 的线迹互连和板层特性对系统电气性能的影响越来越突出，引发了很多信号完整 性问题。 互连关系在低频电路设计中可视为集总参数，线迹互连和板层特性的影响可 以不考虑。但是，高速电路中的互连线已经成为具有分布参数的传输线，印制电 路板材料的介电常数也影响着电路系统的性能，从而出现反射、串扰、和同步开 关噪声等信号完整性问题，造成了信号失真、时序混乱、数据错误以及系统误触 发等严重的后果。信号完整性理论的逐步完善为解决这些问题提供了理论依据， 而仿真软件的发展则给电路设计者提供了一把利刃。用基本理论作指导，仿真软 件为工具，就可以在产品生产之前尽可能早地发现信号完整性问题隐患，最大限 度地减少因为信号完整性问题而导致的产品设计失败的概率，使产品一次开发成 功成为可能，大大缩短开发周期，降低开发成本。 论文对高速电路设计中的信号完整性问题作了理论研究与实际仿真。有以下 的基本内容： 研究了信号完整性的基本理论，包括高速电路理论、电磁场理论和传输线理 论。用建模的方式分析了反射形成的机理，提出了各种改善反射的端接措施。研 究了电容矩阵与电感矩阵，用来描述串扰；用耦合解释了串扰原理。介绍了本文 的仿真软件 Hyperlynx 和仿真模型。在熟练掌握 Hyperlynx 软件的基础上，对这些 内容做了仿真分析：多种情况的反射现象、多种参数对反射的影响、电容矩阵与 电感矩阵的求解、耦合电磁场的模拟、各种串扰的分析等。理论分析与仿真实践 都表明：端接技术对改善高速电路中的信号反射效果非常明显；提出的减少串扰 的布线策略是可行的；由矩阵可以计算耦合线的串扰。从而提供了较完备的高速 电路反射与串扰的分析策略。 关键词：信号完整性；反射；串扰；端接；仿真
高速电路中平行传输线间的串扰分析及解决方案,串扰,传输线,H.
高速电路中平行传输线间的串扰分析及解决方案，串扰，传输线，HyperLynx，仿真1引言当信号线的长度大于传输信号的波长时，这条信号线就应该被看作是传输线(长线)，并且需要考虑印制板上的线间互连和板层特性对电气性能的影响[2]。
在高速系统中，信号线通常被建模为一个R—L—C梯形电路的级连[2]。
由于信号线上各处的分布参数存在差异，尤其是在芯片的输入、输出引脚处，这种差异更加明显。
当几条高速信号并行走线且这些信号线之间的距离很近时，就不能忽略串扰对系统的影响，信号频率变高、边沿变陡、印刷电路1 引言当信号线的长度大于传输信号的波长时，这条信号线就应该被看作是传输线(长线)，并且需要考虑印制板上的线间互连和板层特性对电气性能的影响[2]。
在高速系统中，信号线通常被建模为一个R—L—C梯形电路的级连[2]。
由于信号线上各处的分布参数存在差异，尤其是在芯片的输入、输出引脚处，这种差异更加明显。
当几条高速信号并行走线且这些信号线之间的距离很近时，就不能忽略串扰对系统的影响，信号频率变高、边沿变陡、印刷电路板的尺寸变小、布线密度加大等使得高速电路的串扰问题日益突出。
串扰过大可能引起电路的误触发，导致系统无法正常工作。
这就要求对高速串扰物体进行仿真分析并采取相应的措施使串扰减小到合理的范围。
2 串扰的理论基础串扰(crosstalk)是指在两个不同的电性能之间的相互作用。
产生串扰被称为Aggressor，而另一个收到串扰的被称为Victim。
通常一个网络既是Aggressor(入侵者)，又是Victim(受害者)，如图1所示。
依照离散式等效模间的线网称为干扰源网络来描述相邻传输线的串扰模型，传输线AB和CD的特性阻抗为Z0，且终端匹配电阻R=Z0。
如果位于A点的驱动源为干扰源，则A—B间的线网称为干扰源网络(AggressorLine)，C—D间的线网称为被干扰网络(Victim Line)。
</tr>串扰是由同一PCB板上的2条信号线与地平面引起的，是2条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。
超高速电路中的串扰抑制技术及实现方法
超高速电路中的串扰抑制技术及实现方法随着数字系统和通信技术的发展，超高速电路已经成为快速数据传输的关键技术。
超高速电路中的串扰抑制技术可以有效减小信号的串扰影响，提高系统的传输性能。
本文将从电磁兼容性的角度出发，探讨超高速电路中的串扰抑制技术及实现方法。
一、超高速电路中的串扰超高速电路中，由于信号频率很高，一些细微的变化也会对信号有很大的影响，比如信号的传输时间、延时、反射等。
在不同的信号线路中，这些变化所产生的影响是互不相同的，这就可能导致信号间的串扰（Crosstalk）。
串扰是指信号在传输过程中，由于多种因素的影响使信号在非目标信号传输线上产生相互干扰。
由于串扰的存在，信号的波形将会发生改变，甚至可能导致信号无法正确识别，降低系统的传输性能。
二、串扰抑制技术在超高速电路中，由于信号电压很小，传输距离过远或者传输速率过高等因素，信号的质量受到更多的限制。
面对这样的情况，设计人员就需要采用各种方法来减小串扰的影响，从而提高系统的传输性能。
1. 电磁屏蔽在超高速电路中，电磁屏蔽是一种非常有效的串扰抑制方法。
通过在信号传输线周围设置导电屏蔽材料，可以有效隔离与信号传输无关的电磁场干扰，同时有效地减小了信号间的串扰。
2. 增加信号线之间的距离在超高速电路中，信号传输线之间的距离越大，信号间的串扰就越小。
因此，在设计超高速电路时，应该尽可能的增加信号线之间的距离，以减小信号间的干扰影响。
3. 使用串扰抑制电路技术串扰抑制电路技术可以有效减小信号的串扰影响，提高系统的传输性能。
常见的串扰抑制电路技术包括共模抑制、差分传输技术、电子束平衡等。
其中，差分传输技术是比较常用的一种串扰抑制电路技术。
通过采用差分信号的传输方式，能够在相邻的线路中产生相反的信号，从而减小串扰的影响，提高信号的传输质量。
三、串扰抑制技术的实现方法1. 均匀分布型布局在超高速电路设计中，均匀分布型布局是一种值得推荐的布局方式。
在设计电路时，应该将信号线之间均匀分布，尽可能保持信号线之间的距离，减小信号间的干扰影响。
高速电路PCB中串扰的仿真分析与抑制对策
高速电路PCB中串扰的仿真分析与抑制对策作者：周劲松来源：《电子世界》2012年第22期【摘要】针对串扰在高速电路印刷电路板（PCB）设计中造成严重的信号完整性问题，介绍一种可尽早发现串扰引起的问题的方法。
首先利用信号完整性仿真软件HyperLynx，建立两条攻击线夹一条受害线的三线平行耦合串扰仿真模型；然后通过仿真分析传输线平行耦合长度、平行耦合间距、传输线类型、信号层与地平面层之间的介质厚度等因素对串扰噪声的影响；最后综合这些影响因素，并根据PCB设计顺序，给出抑制串扰的详细措施。
实践表明，这些措施对高速PCB的设计，具有实用、可靠和提高设计效率的意义。
【关键词】串扰；高速PCB；信号完整性1.引言随着半导体技术的飞速发展，集成电路（IC）的集成规模越来越大，体积越来越小，速率越来越高。
在高速电路印刷电路板（Printed Circuit Board，PCB）中，由于IC芯片时钟频率的不断提高，开关时间迅速缩减，通用处理器的主频已经达到GHz级，开关时间已由微秒级下降到皮秒级，导致高速PCB上的互连线成为具有传输延迟和特征阻抗参数的传输线。
随着电路的噪声容限和时序容限不断减小，高速信号在互连线上传输时将发生反射、延迟、过冲、振铃、地弹、串扰等问题，从而影响到波形质量的完整性和信号时序的完整性，即产生信号完整性问题[1]。
其中，相邻传输线之间的互感和互容引起的串扰耦合噪声对电路性能的影响尤为严重，串扰是导致高速电路PCB中产生信号完整性问题的主要噪声之一，过大的串扰会引起电路的不稳定或时序混乱，甚至导致系统无法正常工作[2]。
为了缩短高速PCB的设计周期，及早发现串扰引起的问题，利用信号完整性仿真软件，对高速电路PCB中三条并行耦合互连线进行了串扰仿真，分析了传输线平行耦合长度、传输线平行耦合间距、传输线类型、信号层与地平面层之间的介质厚度等因素对串扰的影响，根据PCB设计顺序，给出了高速电路PCB设计中抑制串扰的详细措施。
高速数字电路特性及串扰技术研究
于接地与叠层 的相关技术进行 了深入探讨 。
关键词
中圉分 类号
（ ｈｎＤｇａ Ｅ ｇ ｅｒ ｇＩｓｔｅ Ｗｕ ｍ ３０４ Ｗｕａ ｉｔ ｎｉ ｅｉ ｎｔｕ ， ｌ ４０７ ） ｉｌ ｎ ｎ ｉｔ ｕ
Ａ ｓ ａｔ ｈ ｌ ｔ ｎｃ ｈｒ ｔ ｄｅｕ ａ ｎ ｍ ｄｌ ｏ ｈ ｈ ｐｅ ｉｔ ｓ ｎａ ｔｄ ｃｄ ｎ ｈ ａｅ． ｔｏｕｅ Ｏ ｅ ｂｔ ｃ Ｔｅｅ ｃ ｏｉ ｃａａ ｅ ａ ｉ ｌ ｔ ｏｕ ｆ ｉ —ｓｅｄ ｇ ａｄ ｉ ｅｉｒ ｕｅ ｔｉｐｐｒ Ｉｆ ｓ １ｔ ｒ ｅ ｒ ｃ ｒｎ ｑ ｖ ｅ ｅ ｇ ｄ ｉｌ ｅ ｇ ｒ ｎｏ ｉ ｓ ｃ ｓ １ｈ
于基本频率的谐波。电路系统组件产生的分布效 应与导线电感会形成谐振现象 谐振频率应满足
如 下公式 ： Ｃ＝１２Ｉ Ｌ ） ／ Ｉ （Ｃ
ｆ ×ｆ ｒ ≥５ ｃ ｋ １
子系统设计更趋 向于高速， 高频 ， 高密。与低速数
字电路最大的不 同是高速数字 电路强调 了无源元 件的特性 ， 无源元件包括了电路板 ， 传输线 ， 集成 电 路封装 ， 通孔 ， 接地设备。高速分析主要研究无源 元件对信号传播的影响（ 振荡和反射）信号间的相 ， 互作用（ 串扰）外界对元件的影响 （ ， 电磁干扰）地 ，
３２串扰的解 决 方案 ．
于集总模型。相对于离散模型 ， 集总模型分析 比较
简单 ， 但随着信号上升时间的缩短和切换频率的提 高， 电路不可避免地会进入离散模 型， 这样需要分 析各方面的电特性对 电路 的影 响。 电特性 等效模
受电路的阻抗为 Ｒ ， ： Ｂ则
串扰 ＝Ｒ Ｂ×Ｃ Ｍ
传播延迟时间， 进入离散模型区域 ， 该区域 除了必
信号完整性中的端接匹配和串扰分析
射， 串扰 ， 地弹和 Ｅ Ｉ下 面我们从 端接匹配和 串扰这 两 Ｍ。
个 方面进行分析 ， 阐述 一 些 引起 这 两 方 面 问题 的原 因 以
及改善的简单办法 。
一
、
端 接 匹配
’
当高速变化 的信号在信号 连接线 中传播时 ， 若终端
和源端 出现阻抗不 匹配 ， 会 现 电磁波 的反射 ， 波 则 使
在传播学 的多学科 背景 中 ， 心理学 有着重要 的地位 ， 深 刻地影 响着传播学 的多个 领域 ， 传播方式 研究 、 在 媒介 效果研究 、 传受 心理研究 等方 面都 有着广泛 的应用 ， 而 其在 当今的人 际传播 ，特 别是新兴 的 网络人 际传播 的 研 究 中的运用 ， 无疑是一种有 益尝试 。
ｂａｄ１ ｏｍ ／ ｉ 】ｃ
１ ７ ７
【 理工科学】
８００．
６０ ０。
４１ ３ ０。
２００．
一
： 月 １ 厂
＾
０．
一
２１０． ３
ｆ Ｉ ， 、 』 ＼ ｛ 。 ｆ ｛ ｆ ｆ ７ ． ｛
ｔ ｆ
１ － ，
端接 匹配和 串扰 两个方面进 行 了初步的分析和研 究， 分别给 出了一些改善 的简单方法。
关键 词 ： 高速 电路 ｈ ｐｒ ｎ 匹配 串扰 ｙ ｅｌ ｘ ｙ 仿 真
在实际 的高速 电路设计 中 ， 实际信号往往 和理想 的 期 望得到 的波形有差异 ， 中包 含了一些不希望看 到的 其 波形 ， 这些都属于信号完整性 问题。随着时钟频率 的 日 益提高 和上升边 的减小 ，信 号完整 性 问题 变得 更为严 重。信号 完整性 的噪声 问题可 归结 为以下 四类 问题 ： 反
高速电路板的设计方法介绍
高速电路板的设计方法介绍高速电路板的设计方法介绍一、引言高速电路板的设计是现代电子设备设计中的一个重要环节。
随着数字通信、计算机网络和移动通信的迅猛发展，高速电路板的需求也越来越迫切。
在高速电路板设计过程中，如何保证信号传输的稳定性和可靠性是一个非常重要的问题。
本文将介绍一些高速电路板的设计方法，以帮助读者更好地进行高速电路板设计。
二、高速电路板的特点高速电路板的特点是信号频率高、传输速度快、信号波形陡峭。
这些特点造成了以下几个问题：1. 信号完整性：由于信号传输速度快，信号波形陡峭，会导致信号完整性问题，例如信号的反射、串扰、时钟抖动等。
这些问题都会影响信号的传输稳定性，因此需要采取一系列措施来解决。
2. 电磁兼容性：高速电路板上的信号传输往往伴随着电磁辐射和敏感度，因此需要采取一系列电磁屏蔽和抑制方法来保证电磁兼容性。
3. 导线长度和走线布局：在高速电路板设计中，导线长度和走线布局的合理安排对信号传输有很大的影响。
合理的布局可以减小信号传输的延迟和串扰，保证信号的传输稳定性。
三、高速电路板设计的方法1. 信号完整性设计方法：（1）端口匹配：由于高速信号传输速度快，对于驱动输出和接收输入端口的匹配非常重要。
可以通过匹配控制阻抗和使用差分信号传输等方式来提高信号完整性。
（2）布线规则：在布线过程中，需要考虑信号线的走向、长度和层次。
可以采用等长电平、分层布线、减小串扰等方法来提高信号完整性。
（3）控制信号源：信号源的波形和电平控制也是保证信号完整性的重要因素。
需要通过合理的设计来减小信号的反射和串扰。
2. 电磁兼容性设计方法：（1）屏蔽和抑制：可以通过采用屏蔽盒、层间屏蔽、电磁屏蔽材料等方式来减小电磁辐射。
同时，还可以采用电源捶击器、衰减器等抑制器件来减小敏感度。
（2）地线设计：地线是高速电路板设计中的一个重要因素，合理的地线设计能减小电流回路的环路面积，降低电磁辐射。
（3）滤波器设计：可以在高速电路板上增加一些滤波器来减小电磁辐射和敏感度。
防护线端接方式对抑制串扰性能的研究
一 一
一
图 １ 平行微带线 的等效 电路模型
３பைடு நூலகம்４期
孔 德升 ， 等： 防护线端接方式对抑制 串扰性能 的研究
如 果微 带线 耦 合 长度 大 于饱 和 长 度 ， 噪 声 电压
的 电压 ， 由于线 间的互容 互感 ， 在保 护线 和受 扰线 上 产生 串扰 电压 分 别 为 ， 和 ， 当 ， 到达 近 端 时， 近端 接 地反射 系数 为 一１ 。改变 电压极性 后 向远
究方法很多 ， 文献 ［ ３ ］ 研究 了将 防护布线两端端接
电阻 ， 通 过 减 小 防护 线 两 端 的 反 射 来 抑 制 串 扰 噪 声； 文献 ［ ４ ］ 采用 近端 匹 配 电阻 ， 远 端 开路 的端 接方 式来 抑制 串扰 噪声 ； 文献 ［ ５ － ＿ ７］ 采 用 防护 布 线 两端
将达到一个稳定值 ， 这个最大电压的幅度定义为近 端 串扰值 （ Ｎ Ｅ Ｘ Ｔ ） ， 这个 比值通常也定义 为近端 串
扰 系数 ， 即
［ １ １ ］
＝ ；
端传输 ； 在 ０～１ 内， 近端 ， 噪声极性相反相互
抵 消， 仅 有受扰 线 上 电压 ； ｔ＝１ 时， ， 到 达远 端， 远端 开 路反射 系数 为 １ ， 保 持 原 有极 性 向近端 传
⑥
２ ０ １ ３ Ｓ ｃ ｉ ． Ｔ ｅ ｃ ｈ ． Ｅ ｎ ｇ ｒ ｇ ．
防护线端接方式对抑制 串扰性能的研究
孔德升 马 秀荣 白 媛 白红 蕊
（ 天津理工大学计算机 与通信工程学 院， 通信器件教育部与工程研究 中心 ，
薄膜电子与通信 器件天津重点实验室 ， 天津 ３ ０ ０ ３ ８ ４ ）
如何解决电路中的信号串扰问题
如何解决电路中的信号串扰问题信号串扰问题是电路设计和应用中常见的一个难题，它会导致信号失真、降低系统性能甚至引起系统崩溃。
为了解决信号串扰问题，我们需要从以下几个方面入手：第一，合理布置电路板和线路。
在电路设计中，将不同频率、功率的电路分隔开，避免彼此之间的干扰。
可以采用地线隔离、电路板分层、差动传输等方法，减小信号相互影响。
第二，使用屏蔽器件和屏蔽技术。
对敏感信号线路、高频线路采用屏蔽措施，如使用屏蔽电缆、屏蔽接头、金属屏蔽罩等，有效地减少外界信号对电路的干扰。
同时，在设计电路板时，合理设置屏蔽层和屏蔽孔，确保信号的完整传输。
第三，增加终端或节点的过滤电路。
通过在信号源和接收器之间增加适当的滤波电路，可以滤除高频噪声、共模噪声和串扰信号，提高系统的抗干扰能力。
第四，选用合适的元件和材料。
电路中使用的元件和材料的质量和特性会直接影响信号传输的质量。
选用低噪声、低串扰的元件，以及具有良好屏蔽性能的材料，能够有效地减少信号串扰问题。
第五，合理地引入电源和地线。
电路的电源和地线的设计同样重要，要避免共模噪声的产生和传播。
可以采用分离式电源、多层星形接地等方法，降低电源和地线对信号的影响。
第六，进行精确的电磁兼容性（EMC）测试。
在电路设计完成后，进行EMC测试是非常必要的，可以通过测试了解电路在实际应用中的抗干扰性能。
根据测试结果，对电路进行进一步优化和改进，以提高电路的抗干扰能力和可靠性。
综上所述，在解决电路中的信号串扰问题时，我们需要从电路布局、屏蔽技术、滤波电路、元件选择、电源和地线设计以及EMC测试等方面综合考虑。
只有在各个环节都采取有效的措施，才能最大程度地减少信号串扰问题，保证电路的正常运行和稳定性。
高速数字电路的抗干扰设计
高速数字电路的抗干扰设计摘要：本文针对数字电路形成干扰的基本原因和抗干扰设计的基本原则，阐述了在硬件和软件上如何抑制干扰的常用措施，着重从干扰的来源、传播路径以及电路中的自身器件的抗干扰方面进行介绍，并提出提高敏感器件抗干扰性能的常用方法，最后针对一个实际的应用电路给出了抗干扰的具体设计方案。
关键词：数字电路；抗干扰；传播路径；硬件；软件；敏感元件The Anti-interference Design Of High-Speed Digital CircuitAbstract: This article forms the disturbance in view of the digital circuit the basic reason andthe anti-jamming design basic principle, elaborated how suppresses the disturbance on the hardware and software the commonly used measure, emphatically from in the disturbance origin ,the path of propagation as well as the electric circuit own component anti-jamming aspect carries on the introduction, and proposed the enhancement sensitive component resistance to interference commonly used method, finally aimed at an actual application electric circuit to produce the anti-jamming concrete design proposal.Key Words: digital circuit；anti-jamming ；transmission route；hardware；software；sense organ1引言随着电子技术的迅速发展，数字电路在电子技术中得到了广泛应用。
高速信号串扰及抑制方法
高速信号串扰及抑制方法在现代社会中，高速信号串扰已成为一种普遍存在的问题。
随着电子设备的普及和网络通信的发展，人们对高速信号传输的需求越来越迫切，但同时也面临着信号串扰带来的干扰和质量下降的挑战。
为了解决这一问题，工程师们提出了各种方法来抑制高速信号串扰，以保障信号的传输质量和稳定性。
首先，理解高速信号串扰的原理是解决问题的第一步。
高速信号串扰是指在信号传输过程中，由于信号线之间或电磁场之间的相互影响，导致信号质量下降或干扰增加的现象。
主要的原因包括信号线之间的交叉耦合、电磁场的干扰和信号与地线的不平衡等。
针对不同原因导致的信号串扰，需要采取不同的抑制方法。
其次，对于交叉耦合引起的信号串扰，通常采用物理隔离的方式来进行抑制。
可以通过增加信号线之间的距离、使用屏蔽罩或屏蔽绝缘体等方法来减少信号线之间的相互影响，从而降低串扰的程度。
此外，还可以采用差分信号传输技术，通过在信号线搭配一对反相的信号来抵消串扰效应，提高信号传输的稳定性。
另外，对于电磁场干扰引起的信号串扰，可以采取屏蔽、滤波等方法进行抑制。
通过在信号线周围包裹屏蔽罩或使用屏蔽线缆来减少外部电磁场对信号传输的影响，提高信号的抗干扰能力。
同时，可以在信号源和接收端之间添加滤波器，消除高频电磁干扰信号，从而保证信号传输的稳定性和准确性。
最后，对于信号与地线不平衡引起的串扰问题，可以采用平衡传输技术来进行抑制。
平衡传输技术通过同时传输正负两个相同大小但反向的信号，使信号与地线的电平相对来说保持平衡，从而减少串扰的影响。
此外，还可以通过增加接地电阻、改善接地结构等方法来提高信号与地线的平衡性，进一步减少串扰的发生。
总的来说，高速信号串扰是一个普遍存在的问题，影响着信号传输的质量和稳定性。
针对不同原因引起的串扰，工程师们提出了各种抑制方法，包括物理隔离、屏蔽、滤波和平衡传输等技术。
通过理解信号串扰的原理和采取相应的抑制措施，可以有效提高信号传输的质量和稳定性，满足人们对高速信号传输的需求。
如何避免电路中的串扰干扰
如何避免电路中的串扰干扰电路中的串扰干扰是电子设备设计与制造中常见的问题。
正确地避免电路中的串扰干扰，可以提高电路的正常工作性能，确保设备的稳定性和可靠性。
本文将从电路设计、布局、屏蔽以及地线处理等方面，为大家介绍如何避免电路中的串扰干扰。
一、电路设计方面的避免措施1. 分离高频信号与低频信号：在电路设计中，对高频和低频信号进行分离是避免串扰干扰的重要方法。
可以通过使用不同的地线或者增加隔离电路等方式实现。
2. 降低信号的峰值和增加信号的时间：降低信号的峰值和增加信号的时间，能够减少信号产生的电磁辐射，并降低串扰干扰的概率。
3. 过滤器的应用：根据应用场景的不同，可以选择合适的滤波器来滤除干扰信号，阻止其传播到其他电路中。
二、布局方面的避免措施1. 优化电路布局：将电路分组，避免不同类型的信号干扰，同时合理安排电路元件的位置，减少电磁辐射的传播。
2. 避免信号线和电源线交叉：尽量避免信号线和电源线的交叉布局，可以减少串扰干扰的发生。
3. 地线处理：正确处理地线可以降低串扰干扰。
应当将地线设计成最短路径，避免形成回路，同时地线尽量与信号线和电源线分开布局。
三、屏蔽的应用1. 使用金属屏蔽罩：金属屏蔽罩可以有效地屏蔽电磁辐射和外部干扰对电路造成的影响。
在设计和制造电子设备时，可以通过增加金属屏蔽罩的使用来降低串扰干扰的概率。
2. 使用多层板设计：多层板设计可以增加电路板的层次，降低信号传播的路径长度，减少信号之间的干扰。
四、地线处理1. 单点接地：单点接地是电子设备设计中常用的一种地线处理方法。
在接地端口上添加适当的电感和电容等元件，可以有效地降低串扰干扰。
2. 地线回线：地线回线是将信号引导回地，减少信号相互之间的干扰。
通过将回线与信号线平行布置，缩短信号回路长度，可降低串扰干扰。
总结：电路中的串扰干扰是电子设备设计与制造中常见的问题。
通过合理的电路设计，布局优化，屏蔽的应用以及地线处理等方法，可以有效地避免电路中的串扰干扰，提高电路的正常工作性能和可靠性。
高速互连信号串扰的分析及优化
／ ｔ
，
串扰 的仿 真 分 析
首 先 建 立 一 对 带 有 串联 端 接 表 层 微 带 线 模 型 。参 数 采 用 Ｆ ４基 Ｒ 了 问题 。其 主 要 表 现 在 延 迟 、 射 、 扰 、 序 、 反 串 时 同步 开 关 噪 声 等 方 面 。 ＭＯ ．．．Ｌ Ｒ ０ Ｍｈ 匕端 ＭＯ ． 元 器 件 和 Ｐ Ｂ 板 的 参 数 、 局 、 速 信 号 的 布 线 等 这 些 问 题 都 会 引 起 材 、攻 击 信 号源 端 为 Ｃ Ｓ３３Ｕ Ｔ ２ ０ ｚ驱 动 、其 厂 为 Ｃ Ｓ Ｃ 布 高 ３３Ｆ Ｔ、 合 线 长 为 ３ｎｈ 时 延 Ｏ５ ｓ 、 度 ６ ｌ相距 ８ ｌ阻抗 为 ．．ＡＳ 耦 ｉｃ （ ． ）宽 ｎ ｍｉ 、 ｍｉ 、 信号完整性问题。 ９ ｎ。仿 真 结果 如 图 ２所 示 。 ２
科 技 信 息
０本 刊 重 稿 Ｏ
Ｓ Ｉ Ｎ Ｅ＆ Ｔ Ｃ ＮＯ Ｏ Ｆ ＭＡ Ｉ Ｎ ＣＥ Ｃ Ｅ Ｈ Ｌ ＧＹＩ ＯＲ Ｔ Ｏ Ｎ
２１ ００年
第 ５期
高速互连信号串扰的分析及优化
（． １西安 电子 科技大 学 陕西
贾 树 恒 １ 豆 根 生 袁 超 ｚ ， ２ 西安 ７ ０ ７ ； ． 南农 业大 学 １ ０ １ ２河
河南
郑州
４ ห้องสมุดไป่ตู้０ ） ５ ０ ２
【 摘 要 】 速 数 字 设 计 领 域 里 ， 号 完整 性 已经 成 了一 个 关键 的 问题 ， 设 计 工 程 师 带 来越 来 越 严 峻 的 考 验 。信 号 完整 性 问题 主 要 为 反 高 信 给 射、 串扰 、 迟 、 延 振铃 和 同 步 开 关 噪 声 等 。 本 文 基 于 高速 电路 设 计 的 信 号 完 整 性 基 本 理 论 ， 过 近 端 和远 端 串扰 这 种 方 法 来研 究 多线 间 串扰 问 通 题 。 利 用 Ｈｙ ｅｌｎ ， 要 分 析 串扰 对 高速 信 号 传 输 模 型 的侵 害作 用 并根 据 仿 真 结果 ， ｐｒ ｘ主 ｙ 获得 了 最佳 的解 决 办 法 ， 化 设 计 目标 。 优 【 键词】 号完整性； 射 ； 关 信 反 串扰 ； 端 串扰 ； 端 串＆ ； ｐ ｄ ｎ 近 远 ＬＨｙ ｅ ｌ ｘ ｖ
高速互连设计中串扰噪声的抑制策略研究
高速互连设计中串扰噪声的抑制策略研究张志伟【摘要】在高速互连设计中，信号完整性问题越来越突出，愈来愈严重的信号噪声已经成为不可避免的问题。
分析了串扰仿真模型的优化方法，重点研究了耦合长度与饱和长度比例对近端串扰的影响、开关信号上升时间对远端串扰的影响和紧耦合微带线串扰模型的端接控制。
运用信号完整性分析软件Hyperlynx建立仿真模型，对影响串扰的各种因素进行仿真分析，并总结其抑制和改善的方法，最后提出高速互连设计中减小串扰噪声的策略。
%In the design of high-speed interconnects , signal integrity issues are becoming increasingly prominent , more and more serous signal to noise has become an inevitable problem .This article analyzes the optimization method for crosstalk simulation model , focuses on researching the ratio effects of coupling length and saturation length on near-end crosstalk, the impact of RT on the far-end crosstalk and the terminal control of crosstalk model for microstrip coupling .It gives a simulation analysis of the various factors influencing the crosstalk by means of the signal integrity analysis software Hyperlynx and summarizes the methods of its sup -pression and improvement .Finally, it puts forward the crosstalk noise reduction strategy in the design of high-speed interconnects .【期刊名称】《陕西理工学院学报（自然科学版）》【年(卷),期】2014(000)003【总页数】5页(P47-51)【关键词】高速互连;传输线;串扰;噪声抑制【作者】张志伟【作者单位】陕西理工学院物理与电信工程学院，陕西汉中723000【正文语种】中文【中图分类】TN8170 引言随着微电子技术和计算机技术的不断发展，在涉及通信、国防、航空航天、工业自动化、仪器仪表等领域的电子系统设计中，单板互连密度不断加大，时钟速率越来越高，信号边缘速率越来越快，高速互连中的信号噪声干扰日趋严重［1］。
高速数字电路的噪声分析
高速数字电路设计与噪声探讨目录一、引言 (2)二、高速电路 (2)2.1什么是高速电路 (2)2.2高速数字电路设计 (3)2.3高速数字电路设计中存在的噪声干扰 (3)三、电磁干扰 (4)3.1电磁干扰的概念与抑制措施 (4)3.2变电所内电磁干扰来源、传输途径和信号模式 (5)3.3变电所抗电磁干扰的措施 (6)结束语 (8)致谢 (8)参考文献 (8)高速数字电路设计与噪声探讨姓名：易海涛指导老师：吴桂华摘要：随着科学信息技术的飞速发展，各种电器以及电子设备的广泛应用，电磁干扰已成为高速数字电路设计面对的一个主要问题。
为了克服这个问题，目前常用的方法是屏蔽、接地和滤波。
关键词：高速数字电路、电磁干扰一、引言随着计算机技术和集成电路的高速发展，集成电路的集成度呈Moore定理提高，即每18个月翻一番，大规模集成电路和超大规模集成电路已广泛用于各种数字电路的设计。
传统的VLSI采用硅材料精密光刻技术和多层铝布线工艺，进入20世纪90年代已进入深亚微米时期，如：IC芯片的最小线宽为0.18μm，芯片尺寸为800mm2时的DRAM容量可达1GB。
因此，在数字电路的设计特别是高速数字电路的设计过程中，由于器件的密集通常会引起器件之间的相互干扰，器件的布局、接地、屏蔽不合理也会导致电路之间的干扰。
探讨和分析高速数字电路设计与噪声，有利于对集成电路和高速数字电路的了解，有利于高速数字电路的设计与应用。
二、高速电路2.1什么是高速电路高速数字电路的设计和低频逻辑电路设计的的最大差异就是“高速数字设计”非常强调“无源元件”的行为，这里所谓的“无源元件”包括了电路板、接地、IC封装，甚至是电路板上的一个通孔，或是一个接地垫片。
“高速电路”已经成为当今电子工程师们经常提及的一个名词，但究竟什么是高速电路？这的确是一个“熟悉”而又“模糊”的概念。
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。
高速串行信号链路优化
高速串行信号链路优化摘要：随着系统串行信号速率25Gbps或未来更高速率信号的发展，高数串行信号链路上一个很小的阻抗不连续的点都会带来反射，进而影响整个链路的回损、插损、抖动和误码。
所以通过什么方法能使这些阻抗不连续的点变得阻抗连续就是目前系统高速串行信号迫切要解决的问题。
关键字：高速串行信号上升边缩短阻抗不连续优化分析信号完整性的两个重要推论：第一个重要推论，随着上升边的减小（即信号速率越来越高），前述所有信号完整性问题都是以电流或电压的变化速度来衡量的，通常指的是di/dt或dv/dt，上升边越短意味着di/dt或dv/dt越大。
随着上升边缩短，噪声问题必然增加，并且难以解决。
而且，所有的电子产品中的上升边将持续缩短，这是电子产业的一般趋势。
当前没有问题的同一个设计，在下一代设计中就可能出现致命问题。
第二个重要推论是，解决信号完整性的有效办法在很大程度上基于对互连线阻抗的理解。
如果对阻抗有清晰地直觉认识，而且能够把互连线的物理设计与互连线阻抗联系起来，在设计过程中就能消除许多信号完整性问题。
1.常见的信号链路中会造成阻抗不连续点的几个方面高速串行信号阻抗不连续点如下：1）过孔方面串行信号在实际走线中往往考虑到微带线的串扰和辐射问题，还有信号线连接点空间局限并不能使用微带线进行点到点信号直接连接，往往会打孔将线穿到内层去，带状线连接，信号质量会更好，阻抗也更好控制。
但打孔换层同样会带来阻抗不连续点，需要科学的方法去优化阻抗。
2）AC耦合电容方面串行信号差分通道上通常都有AC耦合电容：1.电容的位置和容值大小都是由芯片公司提供，有些信号比如PCIE要求AC耦合电容靠近通道的发送端，SATA信号要求靠近连接器端，而对于10GBASE-KR信号则要求靠近通道的接收端。
2.AC耦合电容本身，包括其扇出引线及对应的电容过孔都是一个阻抗不连续点。
3）背钻方面在电路板很厚的情况下，如果过孔把串行差分连接到测试焊盘，或者过孔把串行信号连接到相邻层上但又穿越所有板层，则筒状孔壁与板中不同平面层之间通常会有额外的电容量。
如何控制高速电路PCB设计中的串扰问题
如何控制高速电路PCB设计中的串扰问题作者：施园园来源：《中国科技博览》2015年第14期[摘要]在高速电路PCB设计中，信号完整性问题已成为每一位设计者必须重视和考虑的问题。
而串扰作为信号完整性问题中的重要内容，更加不可忽视。
文章分析了串扰产生的机理，讨论了各种影响串扰的因素，结合多年的工作实践经验，对如何控制串扰问题做了深入的研究。
为高速电路PCB设计者提供一些参考。
[关键词]高速；PCB；串扰；影响因素；控制中图分类号：TP854.4 文献标识码：A 文章编号：1009-914X（2015）14-0364-011 串扰问题产生的机理在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。
由于产生的原因不同将串扰可分为容性耦合串扰和感性耦合串扰两类。
容性耦合串扰，是当干扰线上有信号传输时，由于信号边沿电压的变化，在信号边沿附近的区域，干扰线上的分布电容会感应出时变的电场[1]，而受害线处于这个电场里面，所以变化的电场会在受害线上产生感应电流。
由此产生容性耦合串扰。
如图1所示。
感性耦合串扰，是当信号在干扰线上传播时，由于信号电流的变化，在信号跃变的附近区域，通过分布电感的作用将产生时变的磁场，变化的磁场在受害线上将感应出噪声电压，进而形成感性的耦合电流，由此产生的串扰为感性耦合串扰。
如图2所示。
2 影响串扰的因素2.1 耦合长度对串扰的影响对于远端串扰峰值与耦合长度成正比，耦合长度越长，串扰越大；而对于近端串扰，当耦合长度小于饱和长度时，串扰将随着耦合长度的增加而增加[2]，但是当耦合长度大于饱和长度时，近端串扰值将为一个稳定值。
2.2 线间距对串扰的影响无论是近端还是远端串扰，都会随着线间距的增大而减小。
而当线间距大于等于线宽的3倍时，串扰就会很小。
2.3 信号上升时间对串扰的影响信号上升时间的快慢，对信号串扰的影响很大。
当上升时间缩短时，远端串扰噪声越来越大。
高速通信接口设计中的串扰消除方法探究
高速通信接口设计中的串扰消除方法探究在高速通信接口设计中，串扰是一个常见的问题。
串扰指的是信号在传输过程中相互干扰，导致数据传输出现错误的现象。
为了解决串扰带来的影响，工程师们借助各种方法来消除串扰，提高通信质量。
首先，利用差分信号传输是一种常见的方法来减小串扰。
差分信号传输利用发送信号的正负两路信号进行传输，接收端计算两路信号的差值来还原原始信号，这样可以降低由于外界干扰而引起的串扰。
差分信号传输有较强的抗干扰能力，能有效减小串扰的影响。
其次，合理设计地线和供电线路也是消除串扰的重要手段。
地线和供电线路是整个通信系统中的重要元件，其设计合理与否直接影响信号传输质量。
合理设计地线和供电线路能有效减小信号传输中的串扰，提高通信系统的性能。
在设计地线和供电线路时，应考虑地线布线的路径、使用铺铜等方案来尽量减小串扰的影响。
此外，使用屏蔽技术也是一种常见的消除串扰的方法。
屏蔽技术可以在信号传输过程中加入隔离层，阻挡外界干扰对信号的影响，有效减小串扰的发生。
常见的屏蔽技术包括使用屏蔽罩、屏蔽线圈等，这些技术可以有效隔离外界干扰，提高通信系统的稳定性。
此外，交叉耦合技术也是一种有效的消除串扰的方法。
交叉耦合技术通过交叉布线的方法，减小信号在传输过程中的相互干扰，从而降低串扰对通信质量的影响。
合理设计交叉耦合布线方式，可以有效减小串扰的产生，提高整个通信系统的性能。
综上所述，消除串扰是高速通信接口设计中的重要问题。
差分信号传输、合理设计地线和供电线路、屏蔽技术、交叉耦合技术等都是有效的方法来减小串扰的影响，提高通信系统的性能和稳定性。
在实际设计中，工程师们可以根据具体情况综合运用不同的方法，从而有效消除串扰，保证通信质量。
连接器信号串扰优化浅析
第２期２０２２年４月机电元件ＥＬＥＣＴＲＯＭＥＣＨＡＮＩＣＡＬＣＯＭＰＯＮＥＮＴＳＶｏｌ ４２Ｎｏ ２Ａｐｒ ２０２２收稿日期：２０２１－１１－３０连接器信号串扰优化浅析刘兴平，左 静，陈 惠，王 超，岳明旗（四川华丰科技股份有限公司，四川绵阳，６２１０００） 摘要：文章介绍了串扰产生的原因，串扰对高速信号完整性的影响，并从产品应用方面介绍了降低信号串扰的常用方法。
关键词：信号；完整性；串扰Ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１０００－６１３３．２０２２．０２．０１７中图分类号：ＴＮ７８４ 文献标识码：Ａ 文章编号：１０００－６１３３（２０２２）０２－００５８－０５１ 引言近年来，随着技术发展，消费者对产品的倾向越来越小，速率越来越高，在这种情况下，就必须更加注意电路中串扰现象。
对产品信号完整性的要求越来越高，解决信号完整性问题关系到信号速率是否能够再次提升，以满足市场的需求。
通常ＳＩ工程师在产品研发阶段，经常会遇到各种各样的信号完整性问题，就拿高速连接器来说，因为连接器结构复杂，所以串扰优化也是最困难的，本文通过解析串扰原理及借用实际工作中经验提出了优化串扰的常用手段。
２ 串扰产生的原因串扰指的是当信号传输过程中，电磁能量耦合到其他了其他的传输线上，而这个耦合能量是不期望的能量。
串扰在数字链路中普遍存在，包括芯片、ＰＣＢ、连接器、电缆等。
串扰将会通过改变线路的传输特性来影响信号完整性以及时序特征，也会将噪声耦合入传输线，这将损害信号完整性减少噪声裕量。
２．１ 互感和互容从电路角度看，串扰是由于临近两导体之间的互感和互容引起，这两种现象都是在线路间通过磁场（互感作用）和电场（互容作用）耦合能量产生的［１］。
感性耦合是由于干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰，如图１．图１ 互感耦合原理 互感是引起串扰的两个重要因素之一，互感系数ＬＭ标志了一根驱动传输线通过磁场对另外一根传输线产生感应电流的程度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ｅ ａ ｒ ｕ ｓｏ ａａ ａ ｏ ｔｅｏ ｓａｋ， ｉ ａ ａｙ ｅ ｈ ｅ ｓ ｎ ｆｒｅｏ ｓａｋ ｄ ｍｉｕ ｉｎ ｒｌｇｏ ｐ ｆｄ ｔ ｂ ｕ ｒ ｓｔ ｌ ｔ ｎ ｌｚ ｓｔ ｅｒ ａｏ ｒｓ ｔ ｉ ｎ ｔ ． ｏ ｌ ｏ
Ｋｅ ｗｏ ｄ ｔ ｒ ｉ ａ ｉ ｎ； ｃ ｏ ｓａ ｋ； ｓｇ ａ ｅ ｅ ｔ ｎ； ｔａ ｓ ｓ ｉ ｎ ｌｎ ｙ ｒｓ ｅ ｎ ｔｏ ｍ ｒ ｓ ｔｌ ｉｎ ｌｒ ｆ ｃ ｉ ｌ ｏ ｒ ｎ ｍｉ ｓｏ ｉ ｅ
ｉｇ ｔ ｅｒ ｆ ｃｉｎ ｏ ｅａ ｇ ｅ ｓｖ ｉ ｅ ｔｅｔｒ ｎ ｔ ｎ ｃｒｕ ｔ ｌｏｒｄ ｃ ｓｔ ｅｓｇ ａ ｒｓ ｔ ｋ ｏ ｅｖｃｉ ｌ ｅ Ｓ ｎ ｈ ｅ ｅ ｔ ｆ ｈ ｇ ｒｓｉｅｌｎ ， ｈ ｅ ｍｉ ａｉ ｉｃ ｉ ａｓ ｅ ｕ ｅ ｈ ｉｎ ｌｃｏ ｓａ ｆｔ ｉｔｍ ｉ ， Ｏ ｌ ｏ ｔ ｏ ｌ ｈ ｎ
随着 Ｉ Ｃ芯 片构 成 的 电子 系统 朝 着 大规 模 、小 体 积 、高速 度方 向发展 ＿ 。对 大多数 电子产 品而言 ，当 １ Ｊ
时钟频率 超过 １０ＭＨ 或上升 沿 ＜１ｎ 时 的信号称 为 ０ ｚ ｓ 高频领 域或 高速领域 。在高速 电路 系统 中 ，完整 性效 应就 显得无 为重要 ，通 常在这 种情况 下 ，电路
反射 就是信号 在传输 线上 的 回波 。如果一 条传 输 线 的电尺 寸 满 足 长 线 的 要求 ，且 没 有 被 合 理 地 端 接 时 ，那么来 自驱动端 的信号 脉 冲在接 收端 被反 射 ，从
中图分类号
Ｔ ４９ Ｎ ０
文献标识码
Ａ
文章编号
１０ ７２ （０ １ ０ ０ ０— ４ ０７— ８ ０ ２ １ ）３— ４ ０
Ｔｈｅ Ａｎａ ｙ ｉ ｆａ ｄ Ｒｅ ｅ ｒ ｈ ｏ ｈｅ Ｉ ｐｒ ｖ ｍ ｅ ｆＣｒ ｓ ｔ ｌ ｌ ｓｓ ｏ ｎ ｓ ａ ｃ ｎ ｔ ｍ ｏ ｅ ｎｔｏ ｏ ｓ ａ ｋ ｉ ｈ ｉｈ ｅ ｄ Ｃｉ ｃ ｉ ｒ ｎ ｔｏ ｎ ｔ ｅ Ｈ ｇ Ｓｐ ｅ ｒ ｕ ｔｂｙ Ｔｅ ｍｉ ａ ｉ ｎ
３ 叶技 ２ １ 第 ４ 第３ ０ 年 ２卷 期 １
Ｅｌｃｒ ｎｉ ｅ．＆ Ｔｅ ｈ． ｅ ｔｏ ｃ Ｓ １ ｃ ／Ｍａ ．１ ｒ ５． ２０１ ０
端 接 方 式 对 改 善 高 速 电 路 串 扰 的 分 析 研 究
丁 立涛 ，初 秀 琴 范 欣 ，
（．西安电子科技大学 电子工程学 院，陕西 西安 １
信号反射 。通过端接技术可以消除传输线上 的信号反 Ｊ
射。端接方式主要有 以下几种 ：源端串行端接 、并 行端 接 、戴维南并行端接 、主动并行端接 、并行 Ａ Ｃ端接等 。
图 ３～ ７分别 表示 了几种端 接电路的连接方 式。文献 图
［］ ５ 详细仿真 了各种不 同端接方式 对传输线 的反射 ，分 别 比较了不 同方式电路的仿真结果。
ｔａ ｈ ｉｎ ｌｑ ａｉｙｏ ｒｎ ｍｉｓｏ ｎ ｔｅｔ ｏ ｐ ｅ ｉｅ ｓｉ ｒｖ ｄ Ｆｎ ｌｙ， ｂ ｏ ａ ｉｇａ ｄ ｓｕ ｙｎ ｅ － ｈ ｔｔｅ ｓｇ ａ ｕ ｌ ｆｔａ ｓ ｓｉｎ ｉ ｈ ｗｏｃ ｕ ｌｄ ｌ ｓｉ ｍｐ ｏ ｅ ． ｉａｌ ｔ ｎ ｙｃ ｍｐ ｒｎ ｎ ｔｄ ｉｇ ｓ ｖ
摘 要
７０ ７ ；２ １０ １ ．中国石 油测井有限公司 技术中心，陕西 西安
７０ ７ ） １０ ７
通 过 对 两 条耦 合 线 中 的攻 击 线 ，采 用 几 种 不 同 的 电路 端 接 方 式 ，利 用 Ｈ ｐｒ ｎ ｙｅｌ ｘ软 件 仿 真 出相 应 情 况 下 ｙ
的信 号传 输 波 形 。 通 过 端接 电路 在 抑 制 攻 击 线上 反 射 的 同时 ，减 小 了受 害线 上 信 号 的 串扰 ，从 而使 信 号 在 两条 耦 合 线 上 的传 输 质 量 得 到 改善 。 最后 进 行 了多 组数 据 的 串扰 比较 研 究 ，分 析 了 串扰 减 小 的 原 因 。 关键词 端 接 ； 串扰 ；信 号 反射 ；传 输 线
关系必 须考虑 传输线效 应 ｌ ，其 中串扰 和反射是 影 响 ２ ｊ 传输线 中信号 传输质量 的重要 问题 。
２ 信 号 的 串扰
串扰是指有害信号从一个网络转移 到相邻网络。
任何一 对 网络 之 间都存 在 串扰 ，通 常把 噪声 源所 在 的
网络称 为动态 网络或攻 击 网络 ，而把有 噪声 产生 的网 络称为静 态 网络或受 害 网络 。
２ Ｔ ｃ ｎｌｇ ｅ ｔｒ Ｎ Ｃ，Ｘｉ ｎ７ ０ ７ ，Ｃ ｉａ ． ｅ ｈ ｏｏ ｙＣ ｎｅ ，Ｃ Ｐ ’ １ ０ ７ ｈｎ ） ａ
Ａｂ ｔ ａ ｔ Ｔ ｉ ａ ｅ ｄ ｐｓｓ ｖ ｒ ｌｄｆｅｅ ｔｔｐ ｓｏ ｉｃ ｉ ｔｒ ｎ ｔｏ ｏ ｈ ｇ ｒ ｓｉｅ ｌ ｅ ｉ ｈ ｗｏＣ Ｕ ｓｒ ｃ ｈ ｓｐ ｐ ｒａ ｏ ｔ ｅ ｅ ａ ｉ ｒｎ ｙ ｅ ｆｃｒｕｔ ｅ ｍｉａｉｎ ｆｒｔ ｅａ ｇｅ ｓｖ ｉ ｎｔ ｅ ｔ Ｏ — ｆ ｎ
Ｄｉ ｇ Ｌｉａ ， Ｃｈ ｕｑｎ ｎ ｔｏ ｕ Ｘｉ ｉ ， Ｆ ｎ Ｘｉ ａ ｎ
（ ． ｃ ｏｌ ｆ ｌｃ ｏ ｉ Ｅ ｇｎｅｉｇ １ Ｓ ｈ ｏ ｏ ｅ ｔ ｎｃ ｎ ｉｅ ｒ ，Ｘｉｉｎ Ｕ ｉｅｓ ｙ ｉ ｎ７ ０ ７ ，Ｃ ｉａ Ｅ ｒ ｎ ｄａ ｎｖ ｒｉ ，Ｘ ’ １０ １ ｈｎ ； ｔ ａ