微机原理与接口第6章存储器扩展.ppt

各组芯片的地址范围
芯片组
RAM1
RAM2 RAM3
A15 A14 A13 A12 A11 A10 A9 A0
地址范围 2000H 23FFH 2400H 27FFH 2800H 2BFFH 2C00H 2FFFH
0
0 0
0
0 0
1 0 0
1 0 0 1 0 1
0
1 0
00 0000 0000(最低地址) 11 1111 1111(最高地址) 00 0000 0000 (最低地址) 11 1111 1111 (最高地址) 00 0000 0000 (最低地址) 11 1111 1111 (最高地址) 00 0000 0000 (最低地址) 11 1111 1111 (最高地址)
片内地址译码用于对各芯片内某存储单元的选择，片内地址译 码在芯片内部完成，连接时只需将相应数目的低位地址总线与 芯片的地址线引脚相连。 片间地址译码主要用于产生片选信号，以决定每一个存储芯片
在整个存储单元中的地址范围，避免各芯片地址空间的重叠。
片选信号通常要由高位地址总线经译码电路生成。
片间地址译码一般有线选法、部分译码和全译码等方法。
在控制总线中，与存储器相连的信号线为数不多，如
8086/8088最小方式下的 M/IO(8088为M/IO)、RD和 WR，最大方式 下的 MRDC 、 MWTC 、 IORC 和 IOWC 等，连接也非常简单，有时 这些控制线 ( 如 M/IO) 也与地址线一同参与地址译码，生成片选信 号。
2．存储器与数据总线的连接
时选中，故同组芯片的片选端应并联在一起。本例用2–4译码器
对两根高位地址线A10A11译码，产生4根片选信号线，分别与各
组芯片的片选端相连。
6.4.2 存储器与CPU的连接
பைடு நூலகம்
CPU 对存储器进行访问时，首先要在地址总线上发地址信号，
选择要访问的存储单元，还要向存储器发出读/写控制信号，最后 在数据总线上进行信息交换。因此，存储器与 CPU 的连接实际上 就是存储器与三总线中相关信号线的连接。 1．存储器与控制总线的连接
对于不同型号的CPU，数据总线的数目不一定相同，连接时 要特别注意。 8086 CPU的数据总线有16根，其中高8位数据线D15D8接存 储器的高位库(奇地址库)，低8位数据线D7D0接存储器的低位库
( 偶地址库 ) ，根据 BHE( 选择奇地址库 ) 和 A0( 选择偶地址库 ) 的不
同状态组合决定对存储器做字操作还是字节操作。图6.20给出了 由两片 6116(2K8) 构成的 2K 字 (4K 字节 ) 的存储器与 8086 CPU 的 连接情况。 8位机和8088 CPU的数据总线有8根，存储器为单一存储体 组织，没有高低位库之分，故数据线连接较简单。
图6.18 由16K8位芯片组成64K8位的存储器 总结：字扩展的连接方式是将各芯片的地址线、数据线、读/写 控制线并联，而由片选信号来区分各片地址。
…
表6.6 图6.16中各芯片地址空间分配表
地址 片号 1 A15A14 00 00 01 01 10 10 11 11 A13A12A11…A1A0 000…00 111…11 000…00 111…11 000…00 111…11 000…00 111…11 说明 最低地址 (0000H) 最高地址 (3FFFH) 最低地址 (4000H) 最高地址 (7FFFH) 最低地址 (8000H) 最高地址 (BFFFH) 最低地址 (C000H) 最高地址 (FFFFH)
6.4 存储器的扩展
6.4.1 存储芯片的扩展 存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种 情况。 1．位扩展 位扩展是指存储芯片的字(单元)数满足要求而位数不够，需 对每个存储单元的位数进行扩展。图6.17给出了使用8片8 K1的 RAM芯片通过位扩展构成8K8的存储器系统的连线图。
G1=RD+IO/M
【解】 根据上表， EPROM 与 CPU 的连接如图 6.19所示。其中，
高位地址线A11、A12、A14分别与74LS138的输 入端A、B、C连接，A14与使能端G2B连接，A15与使 能端G2A连接；
控制信号IO/M、RD经或非门与使能端G1连接。
74LS138
1
A15 A14
A11～ A 1
RD WR A0
A10～ A 0
OE 6116 WE CE
D7～ D 0
A10～ A 0
OE 6116 WE CE
D15～ D 8
BHE
图6.20 6116与8086 CPU的连接
3．存储器与地址总线的连接
前面已经提到，对于由多个存储芯片构成的存储器，其地
址线的译码被分成片内地址译码和片间地址译码两部分。
线选法 :直接将某高位地址线接某存储芯片片选端，然后再由低 位地址对该芯片进行片内寻址。线选法不需外加逻辑电路，线路 简单，但不能充分利用系统的存储空间，可用于小型微机系统或 芯片较少时。 全译码 :除了地址总线中参与片内寻址的低位地址线外，其余所 有高位地址线全部参与片间地址译码。全译码法不会产生地址码 重叠的存储区域，对译码电路要求较高。 部分译码 :线选法和全译码相结合的方法，即利用高位地址线译 码产生片选信号时，有的地址线未参加译码。这些空闲地址线在 需要时还可以对其他芯片进行线选。部分译码会产生地址码重叠 的存储区域。
假如选择译码法，根据给定的地址范围，可 列出3片EPROM的地址范围如下表所示。
各组芯片的地址范围 芯片
EPROM1 EPROM2
A15 A14 A13 A12 A11 A10 A0
地址范围 0000H 07FFH 0800H 0FFFH 1000H 17FFH
0 0
0 0
0 0 0 0 0 1
…
…
A0
地 址 总 线
A12 CS WR
1 8 K× 1 CS WR I/O
2 I/O
3 I/O
4 I/O
5 I/O
6 I/O
7 I/O
8 I/O
控 制 总 线
D7 数 据 总 线
…
D0
图6.17 用8K1位芯片组成8K8位的存储器 总结：位扩展的连接方式是将各芯片的地址线、片选CS、读/ 写控制线相应并联，而数据线要分别引出。
2
3
4
3．字位同时扩展 在实际应用中，往往会遇到字数和位数都需要扩展的情况。 若使用lk位存储器芯片构成一个容量为MN位(M>l，N>k) 的存储器，那么这个存储器共需要 (M/l)(N/k) 个存储器芯片。
连接时可将这些芯片分成(M/l)个组，每组有(N/k)个芯片，组内
采用位扩展法，组间采用字扩展法。 图6.19给出了用2114(1K4)RAM芯片构成4K8存储器的连 接方法。
C B A
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138引脚及逻辑符号
例6.1 设某8位机系统需装6KB的ROM，地址范 围安排在 0000H17FFH 。请画出使用 EPROM 芯片 2716构成的连接线路图。
【分析】 2716 的容量为 2K×8 ，需用 3 片进行 字扩展。 2716 有 8 条数据线（ O7O0 ）正好与 CPU 的数据总线（D7D0）连接；11条地址线（A10A0） 与CPU的低位地址线（A10A0）连接。2716选片信 号（CS）的连接是一个难点，需要考虑两个问题： 一 是 与 CPU 高 位 地 址 线 （ A15A11 ） 和 控 制 信 号 （ IO ／ M、 RD ）如何连接，二是根据给定的地址 范围如何连接。
A13 A12 A11 A10～A0 IO/M RD
G1 Y7 G2A Y6 Y5 G2B Y4 Y3 C Y2 B Y1 A Y0
A10～A0 CS EPROM1 2716 PD/PGM O7～O0
A10～A0 CS EPROM2 2716 PD/PGM O7～O0
A10～A0 CS EPROM3 2716 PD/PGM O7～O0
D7～D0
图6.19 EPROM与CPU的连接
例 6.2 设用2114静态RAM芯片构成4K×8位 存储器，试画出连接线路图，并写出每组芯片 的地址范围。 【分析】 2114的结构是1K×4位，要用此芯 片构成4K×8位的存储器需进行字位同时扩展。 即可用两片 2114按位扩展方法组成 1K×8 的存 储器组；用8片可组成四组1K×8位的存贮器。 【解】 根据以上分析，可画出RAM与CPU的 连接图，如图6.20所示。
A 9～ A 0 WE CS RAM 4 2114 I/ O1～ I/ O 4
图6.19 字位同时扩展连接图
图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和 RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个 这样的存储模块用字扩展法连接便构成了4K8的存储器。用 A9A0 10根地址线对每组芯片进行片内寻址，同组芯片应被同
A1 5 A1 4
M / IO A1 3 A1 2 A1 1 A1 0
1 1
G1
G
2A
地址范围？
Y3 Y2 Y1 Y0
G 2B Y C B
D 3～ D 0 I / O1 ～ I / O 4 WE CS R AM 1 2114 A 9～ A 0 A 9～ A 0 A 9～ A 0 WE CS R AM 1 2114 I / O1 ～ I / O 4 D 7～ D 4 WR A 9～ A 0 WE CS R AM 2 2114 I / O1 ～ I / O 4 A 9～ A 0 WE CS R AM 3 2114 I / O1 ～ I / O 4 A 9～ A 0 WE CS R AM 4 2114 I / O1 ～ I / O 4 I / O1 ～ I / O 4 WE CS R AM 2 2114 A 9～ A 0 I / O1 ～ I / O 4 WE CS R AM 3 2114 A 9～ A 0 I / O1 ～ I / O 4 WE CS R AM 4 2114 A 9～ A 0
000 0000 0000(最低地址) 111 1111 1111(最高地址) 000 0000 0000 (最低地址) 111 1111 1111 (最高地址) 000 0000 0000 (最低地址) 111 1111 1111 (最高地址)
EPROM3
0
0
0 1 0
74LS138 G2B G2A C B A
RAM1
000000
RAM2
000001
RAM3
000010
RAM4
000011
0000000000 1111111111
0C00H 0FFFH
常用的译码芯片有： 74LS139（双2-4译码器） 和74LS138（3-8译码器）等。
A B C G 2A G 2B G1 Y7 GND 1 2 3 4 5 6 7 8 图6.18 16 15 14 13 12 11 10 9 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 G1 G 2A G 2B
2．字扩展(地址范围)
字扩展用于存储芯片的位数满足要求而字数不够的情况，是 对存储单元数量的扩展。
A 15 A 14 A 0 2 -4 译 码 器 3 2 1 0
CE CE CE CE
16× 8 (1)
WE
16× 8 (2)
WE
16× 8 (3)
WE
16× 8 (4)
WE
…
…
…
…
A 13
WE
D ～D 7 0
I/ O1～ I/ O 4 WE CS RAM 3 2114 A 9～ A 0
I/ O1～ I/ O 4 WE CS RAM 4 2114 A 9～ A 0
A 9～ A 0 WE CS RAM 2 2114 I/ O1～ I/ O 4
A 9～ A 0 WE CS RAM 3 2114 I/ O1～ I/ O 4
A11 A10 D 3～ D 0
2- 4 译 码 器
I/ O1～ I/ O 4 WE CS RAM 1 2114 A 9～ A 0 A 9～ A 0 A 9～ A 0 WE CS RAM 1 2114 I/ O1～ I/ O 4 D 7～ D 4 WR
I/ O1～ I/ O 4 WE CS RAM 2 2114 A 9～ A 0
图 6 22 字 位 同 时 扩 展 连 接 图
.
表6.8 各组芯片的地址范围
芯 片 A15A10 A 9 A 0 0000000000 1111111111 0000000000 1111111111 0000000000 11111111111 地址范围 0000H 03FFH 0400H 07FFH 0800H 0BFFH