现代数字系统设计电子设计竞赛培训
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在工业界，IP常被称为SIP (Silicon IP)或VC (Virtual Component)。
在FPGA设计界，IP称为IP 核 （IP Core），有硬核 (hard core ）、软核（soft core)之分.
2020/10/18
IP的地位——IC产业的三次分工
单片机系统
2020/10/18
DSP及嵌入式系统
2020/10/18
FPGA系统
2020/10/18
1.3 EDA技术
EDA (Electronic Design Automation)，即电子设计自 动化，是汇集计算机应用学、微电子学和电子系统科学 最新成果的一系列电子系统设计软件。 EDA 经历了三 个发展阶段 ： ◆ CAD (Computer Aided Design)阶段
LAB LAB P LAB LAB
I
A
LAB LAB
LAB LAB
LAB LAB
LAB LAB
I/O Control Block
IOC
...
IOC IOC
...
IOC IOC
...
IOC IOC
...
IOC
IO...C
IOC
IO...C
IOC
IO...C
IOC
IO...C
IOC
FPGA 结构图
IO...C
第一节 数字集成电路、数字系统、EDA
2020/10/18
1.1 数字集成电路
标准通用器件 （ SSI/MSI ）
微处理器(CPU)、单片机（MCU）等软件组态器件， 外围器件(LSI,VLSI)等
ASIC
2020/10/18
全定制
(Full Custom)
半定制 (Semi-Custom)
门阵列（Gate Array） 标准单元(Standard Cell)
Hale Waihona Puke Baidu
可编程逻辑器件
(Programmable Logic Device)
PROM FPLA GAL PAL EPLD CPLD HDPLD FPGA
◆ 可编程逻辑器件 经历了从PROM、PLA、PAL、 GAL、EPLD到
CPLD和FPGA的发展过程，在结构、工艺、集成度、功 能、速度和灵活性方面不断地改进和提高。
IOC
EAB
IOC
...
IOC
EAB
2020/10/18
嵌入式 阵列
IO...C
IOC
IOC
...
IOC
2020/10/18
2.1可编程逻辑器件开发环境
ISE Foundation 包含了业界用于可编程逻 辑设计的最先进的时序驱 动实现工具，以及设计输 入、综合和验证功能。
2020/10/18
1.3 可编程逻辑器件开发过程
设计准备
设计输入 •原理图 •硬件描述语言
设计综合与实现 •优化 •合并、映射 •布局、布线 •生成编程文件
器件编程
功能仿真 时序仿真 器件测试
2020/10/18
Usable Gates (K)
设计输入路线图
1M-10M
C-Code System C
100K-1M
MATLAB DSP BUilDER
◆采用硬件描述语言来描述设计：形成了VHDL和Verilog HDL两种标准硬件描述语言；采用 C 语言、 MATLAB描述 数字逻辑也已成为现实。
◆采用平面规划 (Floorplaning)技术,对逻辑综合和物理版图 设计进行联合管理。
◆可测性综合设计。开发了扫描输入、BLST（内建自测 试）、边界扫描等可测性设计(DFT)工具，并已集成到EDA 系统中。
门级 板级 芯片级
◆ EDA技术极大地提高了设计效率
设计输入 设计综合设计实现 设计验证
2020/10/18
第三节 IP CORE
2020/10/18
IP的定义
IP (Intellectual Property)是知识产权的简称。IP定义 为：经过预先设计、预先验证，符合产业界普遍认同 的设计规范和设计标准，具有相对独立功能的电路模 块；可重用于 SoC或复杂ASIC/FPGA设计中。
10-100K 1K-5K
Intellectual Property
Behavioral VHDL/Verilog RTL
Schematics
Equations
1 1991 1993 1995
1997 1999 2001 2003 2005
2020/10/18
1.4 基于FPGA设计的特点
◆ PLD改变了传统的数字系统设计方法
中高速数字系统 信号速率：１0 MHz 级 平台： DSP 、Embedded 、高端CPU 、CPLD
高速数字系统 信号速率:１00 MHz 级 平台：FPGA、ASIC
现代数字系统 平台：FPGA、ASIC，内嵌DSP、ARM等
数字系统的设计对FPGA及EDA的依赖程度愈来愈高
2020/10/18
现代数字系统设计技术
全国大学生电子设计竞赛选拔培训 郭万有 2005.5
2020/10/18
EDA技术与现代数字系统设 计 ◆ 数字集成电路、数字系统、EDA
◆ 基于FPGA/CPLD的数字系统设计 ◆ IP 核 ◆ SOC与SOPC ◆ DSP的FPGA实现 ◆ 总结 ◆ 附：数字系统应用
2020/10/18
(60年代中~80年代初) ◆ CAE (Computer Aided Engineering)阶段
(80年代初~90年代) ◆ ESDA(Electronic System Design Automation)阶段
(90年代初以来的高速发展的阶段)
2020/10/18
数字系统EDA主要特征
◆高层综合(HLS) 理论与方法取得进展，推动了行为级综合 优化工具的完善与发展。
2020/10/18
著名EDA公司
2020/10/18
第二节
基于可编程逻辑器件的数字系统设计
2020/10/18
2.1可编程逻辑器件结构
基本PLD结构
输入项
乘积项
或项
输 入
输入 电路
与 阵
列
或 阵 列
输出 电路
输 出
2020/10/18
2020/10/18
CPLD 结构图
LAB LAB
LAB LAB
目前,FPGA 已开始采用90nm工艺，集成度可 达上千万门，速度可达千兆级，内置硬核、存储器、 DSP块、PLL等,支持多种软核,成为理想的SOC设计平 台．
2020/10/18
VS
2020/10/18
1.2 数字系统
低速数字系统 信号速率：＜１MHz 平台： MCU、 SSI/MSI 、LSI、VLSI
在FPGA设计界，IP称为IP 核 （IP Core），有硬核 (hard core ）、软核（soft core)之分.
2020/10/18
IP的地位——IC产业的三次分工
单片机系统
2020/10/18
DSP及嵌入式系统
2020/10/18
FPGA系统
2020/10/18
1.3 EDA技术
EDA (Electronic Design Automation)，即电子设计自 动化，是汇集计算机应用学、微电子学和电子系统科学 最新成果的一系列电子系统设计软件。 EDA 经历了三 个发展阶段 ： ◆ CAD (Computer Aided Design)阶段
LAB LAB P LAB LAB
I
A
LAB LAB
LAB LAB
LAB LAB
LAB LAB
I/O Control Block
IOC
...
IOC IOC
...
IOC IOC
...
IOC IOC
...
IOC
IO...C
IOC
IO...C
IOC
IO...C
IOC
IO...C
IOC
FPGA 结构图
IO...C
第一节 数字集成电路、数字系统、EDA
2020/10/18
1.1 数字集成电路
标准通用器件 （ SSI/MSI ）
微处理器(CPU)、单片机（MCU）等软件组态器件， 外围器件(LSI,VLSI)等
ASIC
2020/10/18
全定制
(Full Custom)
半定制 (Semi-Custom)
门阵列（Gate Array） 标准单元(Standard Cell)
Hale Waihona Puke Baidu
可编程逻辑器件
(Programmable Logic Device)
PROM FPLA GAL PAL EPLD CPLD HDPLD FPGA
◆ 可编程逻辑器件 经历了从PROM、PLA、PAL、 GAL、EPLD到
CPLD和FPGA的发展过程，在结构、工艺、集成度、功 能、速度和灵活性方面不断地改进和提高。
IOC
EAB
IOC
...
IOC
EAB
2020/10/18
嵌入式 阵列
IO...C
IOC
IOC
...
IOC
2020/10/18
2.1可编程逻辑器件开发环境
ISE Foundation 包含了业界用于可编程逻 辑设计的最先进的时序驱 动实现工具，以及设计输 入、综合和验证功能。
2020/10/18
1.3 可编程逻辑器件开发过程
设计准备
设计输入 •原理图 •硬件描述语言
设计综合与实现 •优化 •合并、映射 •布局、布线 •生成编程文件
器件编程
功能仿真 时序仿真 器件测试
2020/10/18
Usable Gates (K)
设计输入路线图
1M-10M
C-Code System C
100K-1M
MATLAB DSP BUilDER
◆采用硬件描述语言来描述设计：形成了VHDL和Verilog HDL两种标准硬件描述语言；采用 C 语言、 MATLAB描述 数字逻辑也已成为现实。
◆采用平面规划 (Floorplaning)技术,对逻辑综合和物理版图 设计进行联合管理。
◆可测性综合设计。开发了扫描输入、BLST（内建自测 试）、边界扫描等可测性设计(DFT)工具，并已集成到EDA 系统中。
门级 板级 芯片级
◆ EDA技术极大地提高了设计效率
设计输入 设计综合设计实现 设计验证
2020/10/18
第三节 IP CORE
2020/10/18
IP的定义
IP (Intellectual Property)是知识产权的简称。IP定义 为：经过预先设计、预先验证，符合产业界普遍认同 的设计规范和设计标准，具有相对独立功能的电路模 块；可重用于 SoC或复杂ASIC/FPGA设计中。
10-100K 1K-5K
Intellectual Property
Behavioral VHDL/Verilog RTL
Schematics
Equations
1 1991 1993 1995
1997 1999 2001 2003 2005
2020/10/18
1.4 基于FPGA设计的特点
◆ PLD改变了传统的数字系统设计方法
中高速数字系统 信号速率：１0 MHz 级 平台： DSP 、Embedded 、高端CPU 、CPLD
高速数字系统 信号速率:１00 MHz 级 平台：FPGA、ASIC
现代数字系统 平台：FPGA、ASIC，内嵌DSP、ARM等
数字系统的设计对FPGA及EDA的依赖程度愈来愈高
2020/10/18
现代数字系统设计技术
全国大学生电子设计竞赛选拔培训 郭万有 2005.5
2020/10/18
EDA技术与现代数字系统设 计 ◆ 数字集成电路、数字系统、EDA
◆ 基于FPGA/CPLD的数字系统设计 ◆ IP 核 ◆ SOC与SOPC ◆ DSP的FPGA实现 ◆ 总结 ◆ 附：数字系统应用
2020/10/18
(60年代中~80年代初) ◆ CAE (Computer Aided Engineering)阶段
(80年代初~90年代) ◆ ESDA(Electronic System Design Automation)阶段
(90年代初以来的高速发展的阶段)
2020/10/18
数字系统EDA主要特征
◆高层综合(HLS) 理论与方法取得进展，推动了行为级综合 优化工具的完善与发展。
2020/10/18
著名EDA公司
2020/10/18
第二节
基于可编程逻辑器件的数字系统设计
2020/10/18
2.1可编程逻辑器件结构
基本PLD结构
输入项
乘积项
或项
输 入
输入 电路
与 阵
列
或 阵 列
输出 电路
输 出
2020/10/18
2020/10/18
CPLD 结构图
LAB LAB
LAB LAB
目前,FPGA 已开始采用90nm工艺，集成度可 达上千万门，速度可达千兆级，内置硬核、存储器、 DSP块、PLL等,支持多种软核,成为理想的SOC设计平 台．
2020/10/18
VS
2020/10/18
1.2 数字系统
低速数字系统 信号速率：＜１MHz 平台： MCU、 SSI/MSI 、LSI、VLSI