第五章触发器-资料.ppt
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6
ห้องสมุดไป่ตู้ Q1
0Q
&
&
RS
Q
01
0
10
1
S0
1R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
7
Q 10
01 Q
&
&
RS 01 10 11
Q 0 1 不变
特性表（真值表）
R S Qn
00 0 0 01 01 0 01 1 10 0 10 1
11 0 11 1
Qn1
功能
不用 不允许
不用
0 Qn1 0
0
置0
1 Qn1 1
1
置1
0 Qn1 Qn
1
保持
的次 新态 的： 稳触 定发 状器 态接 。收
输 入 信 号 之 后 所 处
11
次态Qn+1的卡诺图
S Qn
CP
S
有效翻转 空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号， 所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能
路
组
Q
Q
Q
Q
成
和
&
逻
&
S
R
辑
符
S
R
S
R
号
(a) 逻辑图
(b) 逻辑符号
信号输入端，低电平有效。
5
工作原理
Q
Q
0
1
RS
Q
01
0
&
&
S1
0R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成0状态，这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端。
在数字电路中，凡根据输入信号R、S情况 习题5.1，5.2 的不同，具有置0、置1和保持功能的电路， 都称为RS触发器。
13
例：已知由与非门构成的同步RS触发器的时钟信号和输入信号 如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。
cp
S
t
0
R
t
0 t
Q
0 t
Q
0 t
14
集成基本RS触发器
R
00 01 11 10
0× × 0 0
11 1 1 0
特性方程
Qn1 (S)RQn SRQn
RS 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
12
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
R
S Q
Q
置1 保持 置1 置0 置1 不允许 置1
3S
VCC 4S 4R 4Q 3SA 3SB 3R 3Q
VDD 4S 4R 1Q 2R 2S 3Q 2Q
16 15 14 13 12 11 10 9 74LS279
12345678
16 15 14 13 12 11 10 9 CC4044
12345678
1R 1SA 1SB 1Q 2R 2S 2Q GND (a) 74LS279的引脚图
S1
1R
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
8
？ Q 1
1Q
&
&
S0
0R
RS 10 01 11 00
Q 0 1 不变 不定
④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时变为1 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件。
特
1
0
0
0
0
Q n1 Q n 保 持
1
0
0
1
1
性
1
0
1
0
1
Q n1 1 置 1
表
1
0
1
1
1
1
1
0
0
0
Q n1 0 置 0
1
1
0
1
0
1
1
1
0
不用
1
1
1
1
不用
不允许
特性 方程
Qn1 S RQn
CP=1期间有效
RS0
18
主 （1）时钟电平控制。在CP＝1期间接收输入信号，
要 CP＝0时状态保持不变，与基本RS触发器相比，对
4Q NC 1S 1R EN 1R 1S VSS
(b) CC4044的引脚图
1S
EN＝1时工作
EN＝0时禁止
15
5.3 电平触发的触发器
一、电路结构与工作原理 1.同步SR触发器
输入控制 基门 本 R触 S 发器 只有触发 CL 信 到 K号 达S和 ， R才起作用。
16
Q
G1 &
S
G3 &
Q
& G2
保存下来，即具有记忆功能。
2
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
状态能够保持不变; 5.一个触发器可以记忆1位二值信号;
6.输出状态表示：Qn（现态）、 Qn+1（次态);
R
& G4
Q
Q
Q
Q
S CP R
Q
Q
1S C1 1R
S CP R (a) 逻辑电路
S CP R
S CP R
(b) 曾用符号 (c) 国标符号
CP＝0时，R=S=1，触发器保持原来状态不变。 CP＝1时，工作情况与基本RS触发器相同。
17
CP
R
S
Qn
Q n +1
功能
0
×
×
×
Qn
Q n1 Q n 保 持
特
触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1
点 的情况，否则会使触发器处于不确定的状态。
CP
波R 形S 图
Q
Q
不 置 不 置不置 不置 不不不 变 1 变 0 变 1 变 0 变变变
19
同步触发器存在的问题——空翻
Q
Q
CP
G1 &
&
G2
S
R
G3 &
&G
Q
R
9
基本 R－S 触发器状态表
SD RD 10 01
Q 功能
0 置0 1 置1
逻辑符号 QQ
1 1 不变 保持
0 0 同时变 1后不确定 SD
RD(Reset Direct)-直接置“0”端(复位 端SD)(Set Direct)-直接置“1”端(置位端)
RD
低电平有效
10
态现 ，态 也： 就触 是发 触器 发接 器收 原输 来入 的信 稳号 定之 状前 态的 。状
7.触发器分类：按功能分有RS触发器、D触发器、JK触发
器、T和T´触发器；按照结构分为基本RS触发器、同步触
发器、主从触发器和边沿触发器。
3
5.2 SR锁存器－基本SR触发器 一、电路结构与工作原理
用或非门组成的SR锁存器
4
信号输出端，Q=0、Q=1的状态称0
电
状态，Q=1、Q=0的状态称1状态，
第五章 触发器
教学目标： •理解触发器的基本概念 •掌握各种触发器的逻辑功能
1
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
ห้องสมุดไป่ตู้ Q1
0Q
&
&
RS
Q
01
0
10
1
S0
1R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
7
Q 10
01 Q
&
&
RS 01 10 11
Q 0 1 不变
特性表（真值表）
R S Qn
00 0 0 01 01 0 01 1 10 0 10 1
11 0 11 1
Qn1
功能
不用 不允许
不用
0 Qn1 0
0
置0
1 Qn1 1
1
置1
0 Qn1 Qn
1
保持
的次 新态 的： 稳触 定发 状器 态接 。收
输 入 信 号 之 后 所 处
11
次态Qn+1的卡诺图
S Qn
CP
S
有效翻转 空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号， 所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能
路
组
Q
Q
Q
Q
成
和
&
逻
&
S
R
辑
符
S
R
S
R
号
(a) 逻辑图
(b) 逻辑符号
信号输入端，低电平有效。
5
工作原理
Q
Q
0
1
RS
Q
01
0
&
&
S1
0R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成0状态，这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端。
在数字电路中，凡根据输入信号R、S情况 习题5.1，5.2 的不同，具有置0、置1和保持功能的电路， 都称为RS触发器。
13
例：已知由与非门构成的同步RS触发器的时钟信号和输入信号 如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。
cp
S
t
0
R
t
0 t
Q
0 t
Q
0 t
14
集成基本RS触发器
R
00 01 11 10
0× × 0 0
11 1 1 0
特性方程
Qn1 (S)RQn SRQn
RS 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
12
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
R
S Q
Q
置1 保持 置1 置0 置1 不允许 置1
3S
VCC 4S 4R 4Q 3SA 3SB 3R 3Q
VDD 4S 4R 1Q 2R 2S 3Q 2Q
16 15 14 13 12 11 10 9 74LS279
12345678
16 15 14 13 12 11 10 9 CC4044
12345678
1R 1SA 1SB 1Q 2R 2S 2Q GND (a) 74LS279的引脚图
S1
1R
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
8
？ Q 1
1Q
&
&
S0
0R
RS 10 01 11 00
Q 0 1 不变 不定
④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时变为1 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件。
特
1
0
0
0
0
Q n1 Q n 保 持
1
0
0
1
1
性
1
0
1
0
1
Q n1 1 置 1
表
1
0
1
1
1
1
1
0
0
0
Q n1 0 置 0
1
1
0
1
0
1
1
1
0
不用
1
1
1
1
不用
不允许
特性 方程
Qn1 S RQn
CP=1期间有效
RS0
18
主 （1）时钟电平控制。在CP＝1期间接收输入信号，
要 CP＝0时状态保持不变，与基本RS触发器相比，对
4Q NC 1S 1R EN 1R 1S VSS
(b) CC4044的引脚图
1S
EN＝1时工作
EN＝0时禁止
15
5.3 电平触发的触发器
一、电路结构与工作原理 1.同步SR触发器
输入控制 基门 本 R触 S 发器 只有触发 CL 信 到 K号 达S和 ， R才起作用。
16
Q
G1 &
S
G3 &
Q
& G2
保存下来，即具有记忆功能。
2
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
状态能够保持不变; 5.一个触发器可以记忆1位二值信号;
6.输出状态表示：Qn（现态）、 Qn+1（次态);
R
& G4
Q
Q
Q
Q
S CP R
Q
Q
1S C1 1R
S CP R (a) 逻辑电路
S CP R
S CP R
(b) 曾用符号 (c) 国标符号
CP＝0时，R=S=1，触发器保持原来状态不变。 CP＝1时，工作情况与基本RS触发器相同。
17
CP
R
S
Qn
Q n +1
功能
0
×
×
×
Qn
Q n1 Q n 保 持
特
触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1
点 的情况，否则会使触发器处于不确定的状态。
CP
波R 形S 图
Q
Q
不 置 不 置不置 不置 不不不 变 1 变 0 变 1 变 0 变变变
19
同步触发器存在的问题——空翻
Q
Q
CP
G1 &
&
G2
S
R
G3 &
&G
Q
R
9
基本 R－S 触发器状态表
SD RD 10 01
Q 功能
0 置0 1 置1
逻辑符号 QQ
1 1 不变 保持
0 0 同时变 1后不确定 SD
RD(Reset Direct)-直接置“0”端(复位 端SD)(Set Direct)-直接置“1”端(置位端)
RD
低电平有效
10
态现 ，态 也： 就触 是发 触器 发接 器收 原输 来入 的信 稳号 定之 状前 态的 。状
7.触发器分类：按功能分有RS触发器、D触发器、JK触发
器、T和T´触发器；按照结构分为基本RS触发器、同步触
发器、主从触发器和边沿触发器。
3
5.2 SR锁存器－基本SR触发器 一、电路结构与工作原理
用或非门组成的SR锁存器
4
信号输出端，Q=0、Q=1的状态称0
电
状态，Q=1、Q=0的状态称1状态，
第五章 触发器
教学目标： •理解触发器的基本概念 •掌握各种触发器的逻辑功能
1
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能