微机原理存储器和高速缓存技术

(2)高端内存区
用途：
留给系统ROM和外设 的适配卡缓冲区使用， 但适配卡的缓冲区不 在主机板上，而是在 主机板总线槽的适配 卡上。所以，在主机 板上找不到这部分内 存区对应的RAM。
大小：384KB，地址范围为 A0000H～FFFFFH
(3)扩充内存区
扩充内存区最先是在16位微型 机系统中为了扩大内存空间 而采用的技术，它通过在总 线槽上插内存扩充卡来扩大 内存空间，最大扩充容量为 32MB。 扩充内存实际上是16位CPU直 接寻址范围以外的物理存储 器。
半导体存储器按使用的功能可分为两大类： 随机存取存储器RAM（random access memory ） 只读存储器ROM（read only memory）
RAM按工艺又可分为双极型 RAM和MOS RAM两类， 而MOS RAM又可分为 静态（static）RAM 动态（dynamic）RAM。 只读存储器ROM按工艺也可 分为双极型和MOS型， 但一般根据信息写入的方式分类
层次化的实现： 将主存储器往上下两个方向扩充构成层次化存储器 由Cache、内存和辅存构成，按使用频度将数据分为不同 的档次分放在不同的存储器中，不同层次的存储器之间可 以互相传输。
存储器的层次化 总体结构
在系统运行时： Cache中存放使用最频繁的容量不太大的程序和数据 内存存放经常使用的程序和数据 辅存保存不太常用并且容量较大的程序和数据 从上到下：速度逐个下降 价格不断降低 容量依次增加 CPU的访问频度依次减少 层次化的优点： 层次化的存储体具有最好的性价比。
X0/OP2
OSC
X1/CLK
图6.18 8203芯片内部结构框
3. DRAM和DRAM控制器的使用举例
4.3 微型机系统中存储器的体系结构
4.3.1 层次化的存储器体系结构
微机系统中，整个存储器体系采用层次化结构。包括： 存储器总体结构 内存结构
1. 层次化总体结构 层次化的概念: 把各种速度不同、容量不同、存储技术也可能不同 的存储设备分为几层，通过硬件和管理软件组成一个既 有足够大的空间又能保证满足CPU存取速度要求而且价 格适中的整体。
（5）功耗
CMOS：功耗非常低，但容量小，速度慢，功耗与速度成正比 HMOS：速度、功耗、器件容量方面结构和工作原理分类： 静态RAM即SRAM（Static RAM） 动态RAM即DRAM（dynamic RAM）
4.1.4 随机存取存储器RAM
1 地址重叠 2 使用不同的 高位地址产生 片选信号，会 产生不同的地 址空间 地址不连续 地址重叠
存储空间较 大但又不是 足够大的存 储器
组合译 码法
部分译码法和线选法 结合产生片选信号
4.2.3 SRAM的使用举例
下图中4个4Kb×8的芯片构成16KB的SRAM子系统，这个子系统分为 两部分：
直接将高位地址线作 结构简单,不需要译 为片选信号，每条地 码电路 址线选一个芯片 所有高位地址通过译 1 提供对全部存储空 间的寻址能力 码器构成片选信号
2 存储单元地址唯一 3 选择得当的话，地 址连续
全译码 法
需要使用译码 器芯片
部分译 码法
只将高位地址中的若 1 组织得当，能够保 干位通过译码器构成 证地址连续 2 简化译码电路 片选信号
（2）只读性
只读存储器ROM：存储器写入数据后，数据只能被读出，不能不 能用通常的方法重写或改写 可读可写存储器：数据可以被读出，也可以在被修改。 随机存取存储器：是指对所有的存储单元都可用同样的时间进行 访问。与随机存取相对应的是按序存取，是指存取数据必须按顺 序进行。
4.1.3 选择存储器件的考虑因素
2.DRAM
(2)DRAM的刷新和DRAM控制器
最常用刷新方法：“只有行地址有效”的方法。刷新时，存储体的列
地址无效，一次选中存储体中的一行进行刷新。 只要在刷新时限2ms中对DRAM系统进行逐行选中，就可实现全面刷新。 为了实现刷新，DRAM控制器具有如下功能：
①时序功能
DRAM控制器按固定的时序提供行地址选通信号/RAS ②地址处理功能
4.2 存储器的连接
包括两个方面内容： 1. 通过芯片扩展，形成微机系统所需的存储器 2. 存储器与CPU连接方法
4.2.4 存储器芯片的扩充技术
（1）存储器容量的扩充体现在两方面： 存储单元的位数的扩充 （位扩充/数据宽度扩充） 存储单元的个数的扩充 （字扩充/地址的扩充） （2）数据宽度扩充和字节数扩充的方法
三者之间： 采用虚拟存储技术实现内存和辅存之间的映射 采用高速缓存技术实现Cache和内存之间的映射
2. 内存的分区结构
在微机系统中，内存都是 由DRAM组成，但采用分 区方式进行层次化组织。
内存分为：
基本内存区 高端内存区 扩充内存区 扩展内存区
（1）基本内存区
主要供DOS操作系统使用， 内容见左图 大小为640KB， 从00000H～9FFFFH
1.SRAM
SRAM保存信息的机制 是基于双稳态触发器的工作原 理。 基本电路： T1和T2 双稳态触发器 T3和T4 负载电阻 T5和T6 控制作用
特点：
优点：（1)SRAM器件容量相对较小。 （2）SRAM功耗较大。 缺点：（3) 速度快，不需要刷新，外部电路简单。 典型的静态RAM芯片 6116（2KB×8位）、6264（8KB×8位）、62256（32KB×8 位）、628128（128KB×8位）等。
用 途
Flash ROM是一种新型的非易失性存储器， 存储的内容或数据既不像RAM那样需要电源支持才能保存，但又像 RAM一样具有可写性。 单片容量大，易于修改， 目前广泛用于主板的ROM BIOS及其他ROM中。
4.1.1 存储器的分类
计算机工作时，一般先由ROM中的引导程序启动系统，再从外存 中读取系统程序和应用程序送到内存的RAM中。在程序运行的过程 中，中间结果一般放在内存RAM中，程序结束时，将最后结果送入外 存。保存在外存的程序和数据随时可以被调入内存再次作运行或被修 改。
扩充存储器的数据宽度
存储器芯片： 32K*8b （27C256EPROM） 存储器 32K*32b 地址线并联 控制线并联 数据线串联
存储器芯片： 32K*8b （27C256EPROM） 存储器 64K*8b 控制线并联 数据线并联 地址线 低位地址并联 高位地址片选
扩充存储器的字节容量
4.2 存储器的连接
第四章 存储器和高速缓 存技术
4.1 存储器和存储器件
4.1.1 存储器的分类 存储器是计算机的记忆部件，用来存储计算机的指令、数据和各 种信息。
按存储器和CPU的连接方式不同，它可分为 内存储器 外存储器。 按存储信息的器件和媒体来分，它可分为 半导体存储器 磁表面存储器 光盘存储器等。
主存（内部存储器、内存 ） 辅存（外部存储器、外存）
4.1.5 只读存储器ROM
ROM中存入数据的过程，称为对ROM进行编程。 根据编程方法的不同，ROM分为三类共五种： 掩膜型ROM(mask programmed ROM); 一次编程编程只读存储器PROM(programmable ROM); 多次编程只读存储器： ① 可擦除可编程只读存储器EPROM(erasable programmable ROM); ② 可用电擦除的可编程只读存储器E2PROM(electrically erasable programmable ROM); ③ 闪烁存储器（flash memory）
④ 对芯片内部的寻址方法 芯片内部的寻址方法由存储芯片厂家确定。就是用行 列矩阵结构对存储单元进行选择，在CPU连接时，通过低 位地址线和芯片连接，为芯片提供行地址和列地址。
4.2.2 存储器芯片片选信号的构成方法 ：
工作原理 线选法 优点 缺点
地址不连续 地址重叠
适用场合
容量较小， 适用存储芯 片较少的存 储器中 容量较大的 存储器
用高端内存区64KB映射扩充内存的1个页组
扩充内存管理软件EMM.EXE管理
（4）扩展内存区的组织
扩展内存是32位微型机系统中才有的内存区，指1MB以上但不是通过 内存扩充卡映射来获得的内存空间。 扩展内存在32位CPU的寻址范围内，其大小随具体系统的内存配 置而定。 扩展内存对应地址从100000H开始，对于32位地址线的CPU来 说，可以一直到FFFFFFFFH，从而可以使内存容量达4GB。 Pentium Pro的地址线位36位，通过扩展内存，内存容量可达 64GB.
优 点
CPU能直接存取 存取速度很快
容量不受限制(较重要) 信息可以长期保存 易于修改 1、所有外存的速度都比内存慢 2、CPU使用时，必须通过专门的机制把 数据传送到内存 相对来说不经常使用的程序和数据
缺 点 用 途
内存空间大小受地址总线位 数限制 存放系统软件、系统参数以 及当前运行的应用软件和数 据
AH0~AH7
地址 锁存 地址 锁存 再生 计数器
列地址 多 行 地 址 路
AL0~AL7
多 路 转 换 器
转
换 器
OUT0~OUT7
RD WR PCS
B0 B1/OP1
时 序 发 生 器
RAS0 RAS1 RAS2 RAS3 CAS
同步
裁
决
锁存
REFRQ/ALE
WE
SACK XACK
同步
器
定时刷 新器
A7 A6 A5 A4 A3 A2 A1 A0
DOU
T DIN
Intel 2164
64K×1位 扩展成 64K×8位
CAS RAS
WE
Intel 2164 逻辑符号
DRAM控制器8203是一种为80X86 CPU 系统支持DRAM而设计的接口 芯片。它向2164等DRAM芯片提供全部必需的接口信号，其基本功 能如下：
2.DRAM
(1)DRAM器件
DRAM是利用电容存储电荷的原理保存 信息。 优点： DRAM器件的芯片容量很高，而且 功耗低。 缺点：电容会逐渐放电，对DRAM必须 不断的刷新。 刷新过程实际上就是对存储器进行一次读取、放大和再写入，由于不 需要信息传输，所以这个过程时间很快。 用于DRAM刷新的器件是DRAM控制器。如Intel 8203/8207/8209等。
4Kb×8的存储模块 总线驱动器和外围电路
两点说明：
关于片选信号CE#和数据线 关于写信号WE#
3. DRAM和DRAM控制器的使用举例
Intel 2164 DRAM 芯片采用16引脚封装，其容量为64K×1位 芯片主要引脚有： 地址线：8根（A7～A0） 写(或读)允许信号：WE 数据输入线：1根（DIN） 行地址选通信号：RAS 数据输出线：1根（DOUT） 列地址选通信号：CAS
ROM
RAM
易失性存储器 随时读出，又可随时写入 存放当前正在运行的程序和相应数据。 另外，RAM还应用于显示卡、声卡及 CMOS等设备中，用于充当设备缓存或保 存固定的程序及数据。
特 点
非易失性存储器 只能读出，不能写入。 在存放系统启动程序、监控 程序和基本输入输出程序； 微机中,ROM主要用来存储 BIOS程序。
（3）存储容量
每个芯片中的存储单元的总数即存储容量 早期的存储芯片容量用b（位）表示，称为位容量。 现在存储容量用字节表示。
（4）速度
存储器的速度用存储器访问时间来衡量。 访问时间：指存储器收到稳定的地址信号到完成操作的时间。 访问时间主要取决于制造器件的工艺有关。 半导体存储器主要用两大类工艺：TTL技术和MOS（分CMOS和 HMOS）技术 TTL技术：速度快，但功耗大、价格贵 MOS技术：功耗非常低，但速度较慢
1. 存储器和CPU的连接考虑 ① 高速CPU和较低速度存储器之间的速度匹配问题。 ② CPU总线的负载能力问题。 ③ 片选信号和行地址、列地址的产生机制。 存储器由多个或多组芯片构成，在读写操作时，对 存储单元的寻址分两步实现，首先通过片选信号/CS选 择芯片或芯片组，然后对芯片内部或组内某个存储单元 地址作选择。 片选芯片由高位地址构成。
DRAM控制器提供行地址，由多路开关在行地址和总线地址间进行地址切换
③仲裁功能 DRAM控制器内部有“读写和刷新的仲裁和切换”电路
DRAM控制器的原理图
注：/CAS0～/CASn和/WE是传递的总线信号
4.1.5 只读存储器ROM
ROM器件有两个显著的优点： • 具有非易失性，所以可靠性高 • 结构简单，所以位密度比可读写存储器高 但：ROM器件的功能：只能读出，不许写入