基于FPGA verilog HDL的FSM设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA verilog HDL的FSM设计
陈晓
【期刊名称】《福建电脑》
【年(卷),期】2017(033)003
【摘要】本文主要介绍了有限状态自动机的分类与比较及状态编码,采用verilog HDL分别进行了一段式状态机、两段式状态机、三段式状态机三种设计.
【总页数】2页(P130-131)
【作者】陈晓
【作者单位】广东工商职业学院广东肇庆 526040
【正文语种】中文
【相关文献】
1.用Verilog HDL实现基于FPGA的通用分频器的设计 [J], 罗浩;许艳;仲佳嘉
2.基于FPGA的verilog HDL语言设计优化 [J], 王春旭;周晓平;王黎黎
3.基于Verilog HDL的高速可综合FSM设计 [J], 王鹏;郭忠文
4.基于Verilog HDL的FPGA数字系统设计优化 [J], 李桂林;苗长新
5.基于Verilog HDL语言的FPGA设计 [J], 彭保;范婷婷;马建国
因版权原因，仅展示原文概要，查看原文内容请购买。