MSP430F54系列UCS时钟
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
MSP430F54系列UCS时钟
1：UCS（Unified Clock System）包含5 个时钟源：XT1CLK：可以用于低
频率的32.768KHZ 或者4~32MHZ 的频率。
但不是每一个设备都支持高频率的，
有些只支持32.768KHZ。
VLOCLK：内部低功耗，低频率的时钟，典型值为10KHZ。
REFOCLK：内部时钟，典型值32.768KHZ。
DCOCLK: Internal digitally-controlled oscillator (DCO) that can be stabilized by the FLL。
XT2CLK：高频时钟源，外部时钟，4 MHz 到32 MHz。
2：我们可用的从UCS 模块出来的3 个时钟：
ACLK:辅助时钟。
MCLK：主时钟。
;SMCLK：系统子时钟。
3：时钟操作:
After a PUC, the UCS module default configuration is:1）XT1 in LF mode is selected as the oscillator source for XT1CLK. XT1CLK is selected for ACLK.2）DCOCLKDIV is selected for MCLK.3）DCOCLKDIV is selected for SMCLK.4）FLL operation is enabled and XT1CLK is selected as the FLL reference clock, FLLREFCLK.5 ）XIN and XOUT pins are set to general-purpose I/Os and XT1 remains disabled until the I/O ports areconfigured for XT1 operation.6 ）When available, XT2IN and XT2OUT pins are set to general-purpose I/Os and XT2 is disabled.
4：设置时钟的相关寄存器：。