数字电子技术课件5教材

A 0 0 1 1
B 0 1 0 1
Y 1 1 1 0
四、组合逻辑电路 ：由门电路组合而成，无记忆性。
1、常用的集成组合电路器件有： 编码器、译码器、数值比较器、数据选择器、加法器、 ROM(只读存储器)。 2、译码器的功能及应用：
1)功能：输入二进制代码，某一输出端有效电平输出，
其他输出端为无效电平。是多输入多输出的电路 。
高级电工培训之数字电路
机械与电气工程系
一、数制、码制及转换
1.数制：二进制、十进制、八进制、十六进制 2.码制： 8421BCD码、 2421BCD码、 5421BCD码、余3码、格雷码
3.转换：
1）二进制 十进制
① (1001.01)2=1×23+1×20+1×2-2=(9.25)10 （按权展开再相加 ） （八进制、十六进制→十进制方法同上） ② (44.375)10＝(101100.011)2
B
AB · AB AB
5.2 组合逻辑电路
加法器的设计：
设计方法
计算机的核心单元—运算器是有加法器构成的。 在数字运算系统中，所有的算术运算都被分解为加法运算。 二进制加法算术运算律为： 0+0=0 0+1=1
被加数
1+0 =1
加数 本位和
1 + 1 = 10
进位 本位和
1 加法器的逻辑功能（逻辑关系）
5.2 组合逻辑电路
1功能
设计方法
编码器： 把键盘的0—9按键，编成8421BCD码
3函数式
4电路图 D C B A
D = N8 + N9
C = N4 + N5 + N6 + N7 B = N2 + N3 + N6 + N7 A = N1 + N3 + N5 + N7 + N9
1 2 3 4 5 6 7 8 9
N1
N9
5.2 组合逻辑电路
1功能
设计方法
a f e g b c
译码器： 把8421BCD码，译成七段数码管驱动码。
8421BCD码
七段数码管驱动码 译码
d
a b c d e f g
D、C、B、A
自变量
a、b、c、d、e、f、g
函数
D C B A
2真值表 0 1 2 3 4 5 6 7 8 9 DCBA 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 a b c 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 d e f g 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
三、门电路
1、门电路的逻辑功能 ： 1）与门： Z＝ＡＢ 2）或门： Z=A+B
A B
A B
&
≥1 Z
Z A
Z
有0出0,全1出1 有1出1,全0出0
3）非门： Z=A
4、与非门：Z＝ＡＢ
B
A
有1出0,有0出1
有0出1,全1出0
&
≥1
Z
5、或非门： Z=A+B
Z
A B
B
有1出0,全0出1
=1
Z
6、异或门：Z = A B + AB =A⊕B 相同出0,相反出1
4电路图
AiBi
Ci (A⊕ Bi )Ci -1 i
进位
被加数 加数
Ai Bi
A⊕ Bi i
Si
本位和
Ci -1
低位来的进位
5.2 组合逻辑电路
1功能
十进制键盘代码
设计方法
8421BCD码
D C B A
编码器： 把键盘的0—9按键，编成8421BCD码
0123456789
N0 、 N1 、 N2 、 N3 、 N4 、 N5 、 N6 、 N7 、 N8 、 N9
（0100 1001 0111.0101）8421BCD=（497.5）10 =（111110001.1）2
二、逻辑代数及化简
A. B = A + B 1）反演律（摩根定理）： A+ B= A.B
1、定律、规则： 2）反演规则：求Z的反函数
Z = A+ B +C + D + E
3）对偶式：
Z = A B C D E
5
2
2
0 1 1 0 1 0 1 0 . 0 1 0 0 ＝ (6A.4)16
6 A 4
② (374.26)8 = (011 111 100 . 010 110)2
(AF4.76)16 = (1010 1111 0100 . 0111 0110)2
每位用3位(4位)二进制数表示
3）十进制 8421BCD码 （703.468）10=（0111 0000 0011.0100 0110 1000）8421BCD
被加数 加数 加 来进位 加 和 等于 去进位
Ai
Bi
Ci -1
Si 、 Ci
函数
自变量
5.2 组合逻辑电路
1功能 Ai
加
设计方法
Ci -1
等于
Bi
加
Si 、 Ci
函数
自变量
2真值表 Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci - 1 0 1 0 1 0 1 0 1 Ci 0 0 0 1 0 1 1 1 Si 0 1 1 0 1 0 0 1
Y0 Y1 Y2 Y1 Y2 Y3 Y4 Y5
Y 6 Y7
Yi=mi
Y0
如:Y7=m7=A2A1A0
A0 A1 A2
Y3 Y 4 Y 5 Y6 Y7 74LS138 STB STC STA
1
2)应用： ①构成多输出的函数发生器； ②作数据分配器。
A0 A1 A2
3、数据选择器的功能及应用：又称“多路开关”或“多路调制器” 1)功能：在地址输入信号的作用下,从多个数据输入中选择一路数据 输出。是多输入、单输出电路。
BC A 0
三变量的卡诺图： 00
m0
01
m1
11
m3
10
m2
CD 四变量的卡诺图： = m（0,2,3,4,5,6 ） 10 AB 00 01 11 00 m0 m1
1
m4
m5
m7
m6
01 m4
10 m8
m5
m9
11 m12 m13
m3 m7 m15
m2
m6 m14 m10
m11
卡诺图顺序：画卡诺图→填1→画圈→写最简式。
分析方法
AB
BC CA
Y = AB · BC · CA
2函数式
3真值表 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1
4功能
是三人表决器
Y = AB · BC · CA = AB + BC + CA
5.2 组合逻辑电路
0 1 2 3 4 5 6 7 8 9
N0 N 18 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 0
D = N8 + N9 C = N4 + N5 + N6 + N7 B = N2 + N3 + N6 + N7 A = N1 + N3 + N5 + N7 + N9
5.2 组合逻辑电路
2真值表 Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1
设计方法
Ci - 1 0 1 0 1 0 1 0 1 Ci 0 0 0 1 0 1 1 1 Si 0 1 1 0 1 0 0 1
3函数式 Si = AiBi Ci -1 + AiBi Ci -1 + AiBi + AiBi Ci -1 + AiBi Ci -1 + AiBi Ci -1 = A⊕ B⊕ Ci -1 i i = (A⊕ Bi ) Ci -1 + AiBi i
1功能 两个开关控制一盏灯： 开关奇数状态灯亮 A 0 0 1 1
设计方法
3函数式 B 0 1 0 1 Y 0 1 1 0 Y = AB + AB = AB · AB
2真值表
开关偶数状态灯灭
4电路图
与或电路 AB + AB A AB A 与非或非电路 AB
AB · AB
B AB+AB
A B AB A B
自变量
编码
D、C、B、A
函数
2真值表
十进制数 十进制码 8421BCD码
3函数式 N1 N 9 0 1 0 0 0 0 0 0 0 0 N2 0 0 1 0 0 0 0 0 0 0 N3 0 0 0 1 0 0 0 0 0 0 N4 0 0 0 0 1 0 0 0 0 0 N5 0 0 0 0 0 1 0 0 0 0 N6 0 0 0 0 0 0 1 0 0 0 N7 0 0 0 0 0 0 0 1 0 0 D 0 0 0 0 0 0 0 0 1 1 C 0 0 0 0 1 1 1 1 0 0 B 0 0 1 1 0 0 1 1 0 0 A 0 1 0 1 0 1 0 1 0 1
3函数式
a = ABCD +ABCD +ABCD +ABCD
= ABCD +ABCD +ABCD +ABCD b= c= d= e= f= g=
1 1 1 1 1 1 1
4电路图略
5.3 时序逻辑电路
双稳态记忆单元
时序逻辑电路： 有记忆单元，输入的时序变量通过记忆单元的状态组合 变化，变为输出的时序变量。 记忆单元： 由非门电路交叉耦合，具有双稳状态（0、1）的功能单元， 可以记忆 1位 二进制信号。
5.2 组合逻辑电路
3函数式
设计方法
= A⊕ B⊕ Ci -1 i i
= (A⊕ Bi ) Ci -1 + AiBi i
Si = AiBi Ci -1 + AiBi Ci -1 + AiBi Ci -1 + AiBi Ci -1
Ci = AiBi Ci -1 + AiBi Ci -1 + AiBi Ci -1 + AiBi Ci -1
A
7、同或门： Z = A B +A B =A⊙B =A⊕B
相同出1,相反出0
=1
Z
B
或
A B
=
Z
2、门电路的使用注意事项：
1） CMOS集成电路输入端不允许悬空，易受静电感应而击穿。 2） TTL门电路输入端悬空相当于接1；输入端接大于2.5KΩ的电 阻，不论输入0或1都相当于接1。 3） TTL门电路的门槛电压或门限电压或阈值电压为Uth=1.4V； CMOS门电路的门槛电压或门限电压或阈值电压为Uth=0.5VDD。 4）普通门的输出端不能直接并联（线与）， OC门、 OD门、三 态门可线与，但OC门、 OD门线与时必须外接上拉电阻RP。 OC门： 三态门：
3）修改逻辑设计（增加冗余项）。
5.2 组合逻辑电路
1逻辑图
分析方法
AB B Y = AB · AB
A
A B
AB
2函数式 Y = AB · AB = AB + AB
3真值表 A 0 0 1 1 B 0 1 0 1 Y 0 1 1 0
4功能
是异或门
Y =A ⊕B A B Y
5.2 组合逻辑电路
1逻辑图 A B C
整数部分：除2取余，最后得到的余数为最高位；
小数部分：乘2取整，最先得到的整数为最高位。
整数部分：
2 2 2 2 2 2 44 余数 低位
小数部分：
0.375 × 2 整数 0.750 ……… 0=K－1 0.750 × 2 1.500 ……… 1=K－2 0.500 × 2 1.000 ……… 1=K－3 高位
22 ……… 0=K0 11 ……… 0=K1 5 ……… 1=K2 2 ……… 1=K3 1 ……… 0=K4 0 ……… 1=K5 高位
低位
所以：(44.375)10＝(101100.011)2
2）二进制 ①
1
八进制、十六进制
小数点为界
0 0 1 1 0 1 0 1 0 . 0 1 0 ＝ (152.2)8
Z = A B C D E
Z = A+ B +C + D + E
2、化简：
1）公式法化简：用公式将逻辑函数化为最简与或式。
2）卡诺图化简： ①最小项：包含n个输入变量的乘积项称为函数的最小项（共有2n 个）。最小项之和称为最小项表达式（标准与或式）。 例如： Z = ABC + AB + C = m ( 0 ,2, 3 , 4 ,5,6 ) ②逻辑相邻项：只有一个因子不同的两个最小项称逻辑相邻项。 例如： ABCD 与 ABCD 为逻辑相邻项。 ③卡诺图：用2n个最小项的小方格构成方形或矩形图。 可以表示逻辑函数，主要用于四变量以内的逻辑函数的化简。
A B
＆ ＆
Y1
Y2
+VCC
C D
RP
线与
表达式：
Y Y=Y1 Y2=AB CD
=AB+CD
表达式： Z=AB/EN=1
Z=高阻态/ EN=0
四 组合逻辑电路
集成门电路： 一个硅片上集 成大量半导体元件，常用 TTL 系列和CMOS 系列。 TTL 集成门
门电路
与非门 A B Y= AB Y
CMOS 集成门
输出 控制端 地址输入 （n个） 数据输入 （2n个）
Y = D0 A2 A1 A0 + + D7 A2 A1 A0 = Di mi
i =0
7
2)应用：
①数据传输；②构成单输出函数发生器（实现组合逻辑电路） 。
4、组合电路中的竞争冒险消除方法：
1）在输入端引入封锁脉冲或选通脉冲； 2）在输出端并联滤波电容；