数字集成电路复习
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
-4
速度饱和
-4
VGS= 2.5 V
x 10 2.5
VGS= 2.5 V
2
VDS = VGS - VT
VGS= 1.5 V
ID (A)
VGS= 2.0 V Resistive Saturation
VGS= 2.0 V
1.5
1
VGS= 1.5 V
0.5
VGS= 1.0 V
0.5 1 1.5 2 2.5 0 0 0.Fra Baidu bibliotek 1 VDS(V) 1.5
VDD 2l Contacts
Vin
Vout
PMOS
CL
In
Out Metal 1
Vout: VDD/GND 无比逻辑 低输出阻抗/高输入阻抗 稳态功耗为零
Polysilicon
V in
V out
NMOS GND
开关阈值VM 定义Vin=Vout 1 速度饱和
knVDSAT ,n (VM VT ,n VDSAT ,n 2 ) k pVDSAT , p (VM VDD VT , p VDSAT , p 2
From 3.38
)0
VDSAT , p VDSAT ,n (VT ,n ) r (VDD VT , p ) k pVDSAT , p vsatpW p 2 2 VM 当r 1 r knVDSAT ,n vsatnWn VM rVDD 1 r
为了使VM=VDD/2 r应趋向于1
VNL VIL max 0 VIL max VNH VDD VIH min
计算 VIH and VIL
Vout V OH
VM
V in V OL V IL V IH
A simplified approach
静态CMOS反相器中点增益（速度饱和）
knVDSAT ,n (Vin VT ,n VDSAT ,n 2 )(1 lnVout ) VDSAT , p )(1 l pVout l pVDD ) 0
VGS= 1.0 V
2 2.5
VDS(V)
Long Channel Ld=10μm
Short Channel
图3.19
Ld=0.25μm
亚阈值电流
10
-2
I D I 0e
qVGS nkT
qV DS 1 e kT
(1 λ VDS )
The Slope Factor
Linear
10
-4
I D ~ I 0e
Quadratic
qVGS nkT
CD , n 1 Cox
10
ID (A)
-6
S is DVGS for ID2/ID1 =10
10
-8
10
-10
Exponential VT
0.5 1
VGS (V)
10
-12
0
1.5
2
2.5
Typical values for S: 60 .. 100 mV/decade
2 knVDSAT ,n (1 lnVout ) k pVDSAT , p (1 l pVout l pVDD ) Vout g VDSAT , p VDSAT ,n Vin ln knVDSAT ,n (Vin VT ,n ) l p k pVDSAT , p (Vin VDD VT , p ) 2 2 1 knVDSAT ,n k pVDSAT , p 1 r VDSAT ,n I D (VM ) ln l p (VM VT ,n )(ln l p ) 2 FROM 忽略二次项 3.38
第二章 制造工艺（了解）
• • • • • 光刻（光刻过程，图2.4） 简化的CMOS工艺流程（图2.6） 设计规则（设计者与工艺师之间桥梁） 版图、工艺界面、电路图（图2.9） 封装
第三章 器件
• 二极管
• 手工分析模型
• 结电容
S
+ VGS -
G
D
• CMOS
• 阈值电压 及体效应
0.9 0.85 0.8 0.75 0.7
x j
Side wall
L Cross section
n+
LS
实际的MOS晶体管－－一些二阶效应
• 阈值变化 • 热载流子效应 • 闩锁效应
第四章 导线
Rdriver Vout
• 导线模型
Vin Clumped
• 理想导线（导线是一个等势区每一段上具有相同的电压） • 集总模型 • 集总RC模型 • 分布rc线
2 未发生速度饱和
From 3.29
kn (VM VT ,n ) 2 k p (VM VDD VT , p )2 VM VT ,n r (VDD VT , p ) 1 r 当r k p kn
pWp | | nWn
CMOS反相器的直流噪声容限
• 直流噪声容限：允许的输入电平变 化范围 • 由单位增益点确定噪声容限： 在VTC的(2)区和(4)区，分别可以 找到增益为1的位置； 分别作为输入低电平的最大值 VILmax和输入高电平的最小值VIHmin；
数字集成电路
电路、系统与设计 （第二版）
每章小结中总结内容很重要
第一章 引论
• 数字设计的质量评价 IC成本（固定、可变） 功能性和稳定性
电压传输特性图1.11、噪声容限图1.12、图1.13 （NMH=VIL-VOL、NMH=VOH-VIH）、 再生性图1.14、扇入/扇 出图1.16
性能（传播时间、上升时间、下降时间，图1.19） • 功耗（能量/功耗）
Vout
第五章 CMOS反相器
静态CMOS 反相器
VDD
NMOS off PMOS res NMOS s at PMOS res NMOS sat PMOS sat NMOS res PMOS sat
1
1.5
2
2.5
NMOS res PMOS off 2.5 Vin
0.5
0.5
1
1.5
2
N Well
手工分析模型
G
S
D
B
MOS 电容动态特性
• 栅电容、覆盖电容 • 沟道电容、结电容
S G CGS CGD D
Channel-stop implant A1N
CSB
CGB
CDB
Side wall
B
W
Source
ND
Gate oxide tox
n+
Channel Substrate NA
Bottom
n+
n+
n-channel p-substrate B
Depletion Region
V (V)
T
0.65 0.6 0.55 0.5 0.45 0.4 -2.5 -2 -1.5 -1 -0.5 0
V
BS
(V)
• MOS晶体管电流电压关系
截止、线性、饱和
ID vs VDS
6 5 4 ID (A) 3 2 1 0 0 x 10
速度饱和
-4
VGS= 2.5 V
x 10 2.5
VGS= 2.5 V
2
VDS = VGS - VT
VGS= 1.5 V
ID (A)
VGS= 2.0 V Resistive Saturation
VGS= 2.0 V
1.5
1
VGS= 1.5 V
0.5
VGS= 1.0 V
0.5 1 1.5 2 2.5 0 0 0.Fra Baidu bibliotek 1 VDS(V) 1.5
VDD 2l Contacts
Vin
Vout
PMOS
CL
In
Out Metal 1
Vout: VDD/GND 无比逻辑 低输出阻抗/高输入阻抗 稳态功耗为零
Polysilicon
V in
V out
NMOS GND
开关阈值VM 定义Vin=Vout 1 速度饱和
knVDSAT ,n (VM VT ,n VDSAT ,n 2 ) k pVDSAT , p (VM VDD VT , p VDSAT , p 2
From 3.38
)0
VDSAT , p VDSAT ,n (VT ,n ) r (VDD VT , p ) k pVDSAT , p vsatpW p 2 2 VM 当r 1 r knVDSAT ,n vsatnWn VM rVDD 1 r
为了使VM=VDD/2 r应趋向于1
VNL VIL max 0 VIL max VNH VDD VIH min
计算 VIH and VIL
Vout V OH
VM
V in V OL V IL V IH
A simplified approach
静态CMOS反相器中点增益（速度饱和）
knVDSAT ,n (Vin VT ,n VDSAT ,n 2 )(1 lnVout ) VDSAT , p )(1 l pVout l pVDD ) 0
VGS= 1.0 V
2 2.5
VDS(V)
Long Channel Ld=10μm
Short Channel
图3.19
Ld=0.25μm
亚阈值电流
10
-2
I D I 0e
qVGS nkT
qV DS 1 e kT
(1 λ VDS )
The Slope Factor
Linear
10
-4
I D ~ I 0e
Quadratic
qVGS nkT
CD , n 1 Cox
10
ID (A)
-6
S is DVGS for ID2/ID1 =10
10
-8
10
-10
Exponential VT
0.5 1
VGS (V)
10
-12
0
1.5
2
2.5
Typical values for S: 60 .. 100 mV/decade
2 knVDSAT ,n (1 lnVout ) k pVDSAT , p (1 l pVout l pVDD ) Vout g VDSAT , p VDSAT ,n Vin ln knVDSAT ,n (Vin VT ,n ) l p k pVDSAT , p (Vin VDD VT , p ) 2 2 1 knVDSAT ,n k pVDSAT , p 1 r VDSAT ,n I D (VM ) ln l p (VM VT ,n )(ln l p ) 2 FROM 忽略二次项 3.38
第二章 制造工艺（了解）
• • • • • 光刻（光刻过程，图2.4） 简化的CMOS工艺流程（图2.6） 设计规则（设计者与工艺师之间桥梁） 版图、工艺界面、电路图（图2.9） 封装
第三章 器件
• 二极管
• 手工分析模型
• 结电容
S
+ VGS -
G
D
• CMOS
• 阈值电压 及体效应
0.9 0.85 0.8 0.75 0.7
x j
Side wall
L Cross section
n+
LS
实际的MOS晶体管－－一些二阶效应
• 阈值变化 • 热载流子效应 • 闩锁效应
第四章 导线
Rdriver Vout
• 导线模型
Vin Clumped
• 理想导线（导线是一个等势区每一段上具有相同的电压） • 集总模型 • 集总RC模型 • 分布rc线
2 未发生速度饱和
From 3.29
kn (VM VT ,n ) 2 k p (VM VDD VT , p )2 VM VT ,n r (VDD VT , p ) 1 r 当r k p kn
pWp | | nWn
CMOS反相器的直流噪声容限
• 直流噪声容限：允许的输入电平变 化范围 • 由单位增益点确定噪声容限： 在VTC的(2)区和(4)区，分别可以 找到增益为1的位置； 分别作为输入低电平的最大值 VILmax和输入高电平的最小值VIHmin；
数字集成电路
电路、系统与设计 （第二版）
每章小结中总结内容很重要
第一章 引论
• 数字设计的质量评价 IC成本（固定、可变） 功能性和稳定性
电压传输特性图1.11、噪声容限图1.12、图1.13 （NMH=VIL-VOL、NMH=VOH-VIH）、 再生性图1.14、扇入/扇 出图1.16
性能（传播时间、上升时间、下降时间，图1.19） • 功耗（能量/功耗）
Vout
第五章 CMOS反相器
静态CMOS 反相器
VDD
NMOS off PMOS res NMOS s at PMOS res NMOS sat PMOS sat NMOS res PMOS sat
1
1.5
2
2.5
NMOS res PMOS off 2.5 Vin
0.5
0.5
1
1.5
2
N Well
手工分析模型
G
S
D
B
MOS 电容动态特性
• 栅电容、覆盖电容 • 沟道电容、结电容
S G CGS CGD D
Channel-stop implant A1N
CSB
CGB
CDB
Side wall
B
W
Source
ND
Gate oxide tox
n+
Channel Substrate NA
Bottom
n+
n+
n-channel p-substrate B
Depletion Region
V (V)
T
0.65 0.6 0.55 0.5 0.45 0.4 -2.5 -2 -1.5 -1 -0.5 0
V
BS
(V)
• MOS晶体管电流电压关系
截止、线性、饱和
ID vs VDS
6 5 4 ID (A) 3 2 1 0 0 x 10