74LS153译码器组合逻辑电路设计案例分析
译码器实验报告
一.数据选择器设计三人表决器电路图（74LS153）。
(1)设计电路图如下图（1）（2）.74LS153功能表。
ST' A1 A0 D3 D2 D1 D0 Y1 X X X X X X 00 0 0 X X X 0 00 0 0 X X X 1 10 0 1 X X 0 X 00 0 1 X X 1 X 10 1 0 X 0 X X 00 1 0 X 1 X X 10 1 1 0 X X X 00 1 1 1 X X X 1由上图可知，其输出逻辑表达式为：Y=(A1'A0'D0+A1'A0D1+A1A0'D2+A1A0D3)ST当地址输入端A1A0分别取00 01 10 11时，输出外分别选中D0 D1 D2 D3进行传送。
（3）. 设计原理分析。
由Y=AB+BC+AC得Y=AB(C+C')+BC(A+A')+AC(B+B) => Y=ABC+ABC'+ABC+A'BC+ABC+AB'C => Y=ABC+AB(C+C')+A'BC+AB'C 将A=A1 B=A0代入得=> Y=AB·1+ABC+A'BC+AB'C => D0=0 D1=D2 D3=1。
二．验证译码器逻辑功能表（74LS138）。
（1）.验证电路图如下图(2)G1 G2A’G2B’A2 A1 A0 Y7’Y6’Y5’Y4’Y3’Y2’Y1’Y0’0 X X X X X 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 (3).工作原理分析。
74LS153原理
74LS153原理74LS153是一种4-输入多路选择器，它具有两个选通输入端，四个数据输入端和两个输出端。
该器件的原理如下：1. 74LS153的两个选通输入端分别为G1和G2。
只有当这两个输入端的逻辑状态都为低电平（通常为0V）时，该多路选择器才被选通。
当其中任何一个或两个输入端的逻辑状态为高电平（通常为5V），则多路选择器处于未选通状态。
2. 74LS153的四个数据输入端为A0、A1、B0和B1。
其中A0和A1为第一个数据输入端的两个位，B0和B1为第二个数据输入端的两个位。
这些输入端用于输入要选择的数据。
3. 多路选择器内部有两个数据选择线。
其中，一组数据选择线由A0和A1控制，另一组数据选择线由B0和B1控制。
通过选择不同的控制位，可以将其中的某一个数据输入端选择到输出端。
4. 74LS153的输出端有两个，分别为Y和Y\。
当G1和G2被选通时，根据所选择的数据输入端，相应的数据将会出现在Y和Y\上，且它们的逻辑状态相反。
例如，如果选择A0和B0，那么A0和B0上的数据将会出现在Y上，反之，如果选择A1和B1，那么A1和B1的数据将会出现在Y\上。
5. 74LS153还具有使能端，该端为E。
只有当E端的逻辑状态为低电平时，该器件才能工作。
如果E端的逻辑状态为高电平，则不管G1和G2的状态如何，该器件都处于无效状态。
总结而言，74LS153是一种通过两组控制位选择数据输入端并将其输出到两个输出端的多路选择器。
它的原理在于当G1和G2被选通并且E端处于有效状态时，根据A0、A1、B0和B1的逻辑状态，将相应的数据输入端连接到输出端。
阶段性考核之一——组合逻辑电路设计实验
1．设计过程：
写出全加器的逻辑表达式
化成最简式形式
根据表达式设计电路图.
2．所用器件：
二输入异或门7486两个
二输入与门7408两个
二输入或门7432一个
数码管译码器7448一个用于驱动数码管
共阴极数码管一个用于显示结果
3．仿真实现过程:
按照电路图连接AB C三个开关控制输入0或1，当1个开关闭合时,数码管显示数字1；当2个开关闭合时,数码管显示2；当3个开关闭合时显示3。
7420双4输入与非门两个
数码管译码器7448一个用于驱动数码管
共阴极数码管一个用于显示结果
3．仿真实现过程:
S1，S2，S2分别控制ABC的输入信号，将ABC分别接在71LS138的ABC输入端上，输出端Y1Y2Y4Y7进行与非运算后得到S,输出端Y3Y5Y6Y7与非之后得到CO,当1个开关闭合时，数码管显示数字1；当2个开关闭合时，数码管显示2；当3个开关闭合时显示3。
6.总结本次实验的收获、体会以及建议,填入本实验报告的相应位置中。【收获、体会必须写！】
设计过程
一．用分立元件设计完成两个一位二进制数全加器
方案一:用2输入与非门实现
1．设计过程：
全加器真值表
Ai
Bi
Ci-1
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
四选一数据选择器74LS153级联方法分析与研究
四选一数据选择器 ７ ４ Ｌ Ｓ １ ５ ３ 级联 方法 分析 与研究
张 辉‘ 李 竹
（ １ ． 山西 师 范 大 学 临 汾 学 院 ，山西 临汾 ０ ４ １ ０ ０ ０ ；
２ ．山西师范大学物信 学院 ， 山西
临汾
０ ４ １ ０ ０ ４ ）
数据 中选择一个 数据输 出。经分析 可知 ， 该种级 联方 式也是
图 ３ 两片 四 选一选 择 器级 联成 八选 一 选择器
Ｉ
Ｏ
加
把地址变量 分成 两部分 ， 一部分利用使 能端选择 片的工作状
态， 另一 部分 从选 中的片输 入数据中选择 一个 数据输 出。
在 实际应用 中， 经常 需要从更 多的备选 数据 中选择 一个
六选 一数据选择 器 。此外 ， 数据选择器 的功能除 了能从给 定 的多个数 据 中选择一 路输 出外 ， 还可 以作为 函数发生 器 ， 用 来 实现组 合逻 辑 电路 。数据选 择器 的作用 类似于 单刀 多位
开关， 如图 １ 所 示 。ａ 图为数 据选择 器的 常用逻辑 符号 ， 在ａ
４ 基于二级级联 方式扩展 数据 选择 器
本文提 出采用 二级级联 的方式扩展 数据选择 器 ， 如 图５
所示 ：
数据 ， 这就 需要 把 ７ ４ Ｌ Ｓ １ ５ ３ 单片 选择器 进行 级联 ， 最 常见 的 级联方式是利用其 使能端进行级联扩展 。 如 图３ 所示 为利 用两片 四选一 ７ ４ Ｌ ｓ １ ５ ３ 级联成 的八选一
Ｆ＝ （ Ａ ｌ Ａ ０ Ｄ ｏ ＋Ａ ｌ Ａ ０ Ｄｌ ＋ Ａ Ｉ Ａ ０ Ｄ２ ＋ ｌ Ａ ０ Ｄ３ ） Ｅ， 由 该 表 达
第三章组合逻辑电路
1．74LS151为8选一数据选择器，分析下图，写出Y 的逻辑函数表达式，74LS151的功能表见表1。
(A)2． 试写出下图所示电路中的Y 的逻辑函数式。
74HC153为四选一数据选择器，其功能表见下表。
(A)74HC153的功能表3． 试写出下图所示电路中的Y 的逻辑函数式。
74HC151为八选一数据选择器，其功能表见下表。
(A)74HC151的功能表4．试写出下图所示电路中的Y的逻辑函数式。
74HC138为3线-8线译码器，其功能表见下表。
（A）74HC138的功能表5．试写74HC138为三线八线译码器（功能表如下），分析下图，写出F的逻辑函数表达式。
（A）74HC138的功能表6．试写74HC138为三线八线译码器（功能表如下），分析下图，写出Y1Y2的逻辑函数表达式，分析该电路的功能。
（B）74HC138的功能表7．试用4选1数据选择器（74HC153），实现逻辑函数''''Y A C A B C A B C =++。
74HC153功能表和逻辑符号如下。
（B ）74HC153的功能表 74HC153的逻辑符号8. 试设计两位二进数平方电路，其功能是：输入一个两位二进制数，输出该数的平方。
要求：写出真值表，函数表达式。
（A ） 9．设计三人表决电路，其功能是：三人中有两人或两人以上同意则输出‘1’，否则输出‘0’。
要求：写出真值表，函数逻辑式，用74HC138实现（74HC138的功能表和逻辑符号如下）。
（B ）74HC138的功能表 74HC138的逻辑符号10．设计三变量一致电路，其功能是：三个变量输入一样时，则输出‘1’，否则输出‘0’。
要求：写出真值表，函数逻辑式，用74HC138实现（74HC138的功能表及逻辑符号如下）。
（B ）74HC138的功能表 74HC138的逻辑符号11．设计逻辑电路，实现下面功能：三输入变量中若含有奇数个1，则Y 输出1，否则Y 输出0。
实验5组合逻辑器件的应用(II)-多路选择器—74LS151、74LS153
Y = ( A2 A1 A0 D0 + A2 A1 A0 D1 + A2 A1 A0 D2 + A2 A1 A0 D3 + A2 A1 A0 D4 + A2 A1 A0 D5 + A2 A1 A0 D6 + A2 A1 A0 D7 )
74LS151数据选择器引脚图及表达式
F = A BC + AB C + ABC + ABC
4 实验内容及步骤
用74LS151设计三人表决电路
逻辑电路图
F = A BC + AB C + ABC + ABC
4 实验内容及步骤
用74LS153实现函数 F = AB + A C + BC
真值表-逻辑电路图
4 实验内容及步骤
*利用8选1数据选择器设计一个血型遗传规律电路
*74LS151设计血型遗传规律电路
遗传为AB型血时：真值表-逻辑图
4 实验内容及步骤
*74LS151设计血型遗传规律电路
4 实验内容及步骤
74LS151设计输血判断电路
真值表-逻辑电路图
5 实验报告要求
5 实验报告要求
复习数据选择器的工作原理； 用数据选择器对实验内容中各函数进行预设计； 用数据选择器对实验内容进行设计，写出设计过程 ，画出接线图，进行逻辑功能测试，并总结实验收 获、体会。
数字电子技术实验
实验5 组合逻辑器件的应用(II)多路选择器—74LS151、74LS153
电工电子实验中心模电实验室
2009年10月 2009年10月
主要内容 1、实验目的 2、实验原理 3、实验设备与器件 4、实验内容及步骤 5、实验报告要求
《用中规模组合逻辑器件设计组合逻辑电路》的实验报告
实验六 用中规模组合逻辑器件设计组合逻辑电路一、实验目的1. 学习中规模集成数据选择器的逻辑功能和使用方法。
2. 学习使用中规模集成芯片实现多功能组合逻辑电路的方法。
二、设计任务用数据选择器74LS151或3/8线译码器设计一个多功能组合逻辑电路。
该电路具有两个控制端C1C0, 控制着电路的功能, 当C1C0＝00时, 电路实现对输入的两个信号的或的功能；当C1C0＝01时, 电路实现对输入的两个信号的与的功能；当C1C0＝10时, 电路实现对输入的两个信号的异或的功能；当C1C0＝11时, 电路实现对输入的两个信号的同或的功能。
三、设计过程（1）根据题意列出真值表如下所示, 再填入卡诺图中。
F 函数降维图（图中变量C 1C 0A 换成C 1C 0B 结果不变） （3）、减少Y 函数的输入变量, 将4变量减为3变量,通过降维来实现。
如上图所示。
这时, 数据选择器的输入端D0 ~ D7分别为:D 0=B, D 1=1, D 2 =0, D 3 =B, D 4 =B, D 5 =B ,D 6 =B , D 7 =B 6B 5B（4）、F 函数逻辑图如下图所示四、实验用仪器、仪表数字电路实验箱、万用表、74LS151.74LS00。
五、实验步骤1．检查导线及器件好坏。
2．按上图连接电路。
C1.C0、A.B分别接逻辑开关, 检查无误后接通电源。
3．按真值表逐项进行测试并检查是否正确, 如有故障设法排除。
实验数据如0 0 1 1下:C1C00 1 0 1A 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1B 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 1 1 1 0 0 0 1 0 1 1 0 1 0 0 1 实验证明, 实验数据与设计值完全一致。
设计正确。
六、设计和实验过程的收获与体会。
1.设计过程的收获与体会:①设计前要将真值表列出。
②用低维数据选择器实现高维逻辑函数时, 首先要降维, 将多出的变量作为记图变量。
译码器设计组合逻辑电路案例分析
译码器设计组合逻辑电路案例分析【信息单】一、编码器在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。
具有编码功能的逻辑电路称为编码器。
编码器是一个多输入多输出的组合逻辑电路。
按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。
1．普通编码器普通编码器分二进制编码器和非二进制编码器。
若输入信号的个数N 与输出变量的位数n 满足N =2n ，此电路称为二进制编码器；若输入信号的个数N 与输出变量的位数n 不满足N =2n ，此电路称为非二进制编码器。
普通编码器任何时刻只能对其中一个输入信息进行编码,即输入的N 个信号是互相排斥的。
若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器(或4/2线编码器)。
2．优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。
3．集成编码器10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。
4．编码器举例(1)键控8421BCD 码编码器10个按键S 0～S 9代表输入的10个十进制数0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A 、B 、C 、D 。
真值表见表7.1，由真值表写出各输出的逻辑表达式为 9898S S S S =+=A76547654S S S S S S S S =+++=B 76327632S S S S S S S S =+++=C 9753197531S S S S S S S S S S =++++=D表7.1键控8421BCD 码编码器真值表(2)二进制编码器用n 位二进制代码对2n 个信号进行编码的电路称为二进制编码器。
3位二进制编码器有 8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表7.2，输入为高电平有效。
74LS153译码器组合逻辑电路设计案例分析
74LS153译码器组合逻辑电路设计案例分析1、逻辑电路：D3、D2、D1、D0为数据输入端，A1、A0为地址信号输入端，Y 为数据输出端，ST 为使能端，又称选通端，输入低电平有效。
下图7.10为74LS153 管脚排列示意图。
该芯片中存在两个4选1数据选择器。
2Y92C0102C1112C2122C313A 14B 2~1G 11Y71C061C151C241C33~2G15图7.10 74LS153 管脚排列表7.5为74LS153的功能表。
当使能端G 有效时，输出等于地址信号A 、B 所选择的数据信号。
可得输出函数表达式为：3322110C m C m C m C m Y o +++=。
对于一个n 选1的数据选择器，其输出函数为：n n o C m C m Y ++=...0 二、用数据选择器实现组合逻辑函数实现原理：数据选择器是一个逻辑函数的最小项输出：∑-===++=1200...n i ii n n o c m C m C m Y 而任何一个n 位变量的逻辑函数都可变换为最小项之和的标准式。
对照函数表达式和相应的数据选择器输出函数表达式，可以实现用数据选择器来表示逻辑函数。
实现步骤：(1)根据函数变量选择合适的数据选择器，一般变量个数n 个，选择2n 选1的数据选择器。
(2)将被表示的函数转换成标准与或表达式。
(3)写出选择的数据选择器的输出函数。
(4)对比两函数，使数据选择器的地址端和函数变量一一对应（高位对高位），表达式中出现的最小项相应的输入数据C 为1，否则为0。
(5)画逻辑电路图。
例:用数据选择器和门电路实现AC AB Y +=的组合逻辑电路。
(1) 选择数据选择器：选8选1数据选择器74LS151。
(2) 标准与或表达式756m m m ABC C B A C AB AC AB Y '+'+'=++=+=' (3)写出数据选择器输出函数776655443322110C m C m C m C m C m C m C m C m Y o +++++++=(4)对照上述两表达式，令A=A2，B=A1，C=A0，则n n m m '=，所以，C 0=C 1=C 2=C 3=C 4=0；C 5=C 6=C 7=1。
数电实验实验报告四译码器和数据选择器
数电实验实验报告四译码器和数据选择器引言：本实验旨在了解和掌握四译码器和数据选择器的原理和应用。
四译码器是数字电子电路中常见的器件，它将一个四位的二进制输入信号转换为一个十六位的输出信号。
数据选择器是另外一种常见的数字电路设备，它根据一个控制信号选择多个输入信号中的其中一个输出。
通过本实验，我们将深入学习和理解这些器件的工作原理和应用。
一、实验内容1.实验仪器和器件的使用本实验使用了以下工具和器材：数字万用表、集成电路74LS138、74LS151和74LS1532.实验步骤（1）将74LS138、74LS151和74LS153集成电路插入实验台的插座中。
（2）根据实验电路图连接电路。
（3）使用数字万用表检查电路连接的正确性。
（4）接通电源，观察四译码器和数据选择器的工作情况。
（5）根据实验要求，进行不同的输入输出组合测试。
（6）记录实验结果并分析。
二、实验原理1.四译码器四译码器是一种数字电路器件，它将一个四位的二进制输入信号转换为一个十六位的输出信号。
常见的四译码器有74LS138、74LS138采用电平译码的方式实现，当满足选择条件时，一个指定的输出信号会变为低电平，其他输出信号为高电平。
具体的工作原理如下：输入信号A、B、C用于选择要输出的信号。
当输入信号满足以下条件时，对应的输出Y变为低电平，其他输出Y为高电平：Y0=ABCY1=ABCY2=ABCY3=ABCY4=ABCY5=ABCY6=ABCY7=ABC数据选择器是另外一种常见的数字电路设备，它根据一个控制信号选择多个输入信号中的其中一个输出。
常见的数据选择器有74LS151和74LS153、74LS151是一个8位数据选择器，它有三个2位选择信号，根据选择信号选择要输出的数据。
74LS153是一个4位数据选择器，它有两个2位选择信号。
具体的工作原理如下：选择信号A、B用于选择要输出的数据。
当选择信号满足以下条件时，对应的数据输出：对于74LS151：Y0=D0Y1=D1Y2=D2Y3=D3Y4=D4Y5=D5Y6=D6Y7=D7对于74LS153：Y0=S0Y1=S1Y2=S1Y3=S1三、实验结果和分析在本次实验中，我们连接了74LS138、74LS151和74LS153三个集成电路，并根据实验要求进行了不同的输入输出组合测试。
74LS153译码器组合逻辑电路设计案例分析
74LS153译码器组合逻辑电路设计案例分析74LS153是一个8-输入、4-输出译码器，常用于数字电路中的多路选择器和标识器等应用。
在设计任何电路之前，首先需要明确设计的功能和要求，并根据要求选择合适的元器件和逻辑门。
在设计74LS153译码器的组合逻辑电路时，需要考虑译码器的输入信号和输出信号之间的关系，以及适当的逻辑门的选择和连接。
设计目标：设计一个将8个输入信号（A0-A2，B0-B2）经过74LS153译码器进行解码，并输出4个选择信号（Y0-Y3）的组合逻辑电路。
设计要求：1.按照以下真值表设置输入信号和输出信号之间的关系：-A0-A2作为译码器的A输入端口-B0-B2作为译码器的B输入端口-输出信号Y0-Y3为译码器的输出端口2.根据译码器的逻辑功能表，确定输入信号和输出信号的关系，设计逻辑门的连接方式，并绘制电路图。
设计步骤：1.根据74LS153译码器的真值表确定输入和输出关系：-A0-A2：000-111，共8个输入信号-B0-B2：000-111，共8个输入信号-输出信号Y0-Y3：0000-1111，共16个输出信号2.根据真值表确定译码器的逻辑功能表，分别设计A和B输入信号的连接方式：-A输入信号的逻辑功能表表示为F(A)=Y0(A)+Y1(A)+Y2(A)+Y3(A)-B输入信号的逻辑功能表表示为F(B)=Y0(B)+Y1(B)+Y2(B)+Y3(B)3.根据逻辑功能表确定逻辑门的连接方式：-对于A输入信号，根据真值表可确定Y0(A)=1，Y1(A)=1，Y2(A)=1，Y3(A)=1，因此需要使用四个2输入的OR门连接-对于B输入信号，根据真值表可确定Y0(B)=1，Y1(B)=1，Y2(B)=1，Y3(B)=1，因此需要再使用四个2输入的OR门连接4.将A和B输入信号的连接方式和逻辑门的连接方式结合起来，绘制组合逻辑电路的电路图。
设计结果：最终的组合逻辑电路图如下所示：```A0-------\A1-------，----OR----Y0A2-------/B0-------\B1-------，----OR----Y1B2-------/A0-------\A1-------，----OR----Y2A2-------/B0-------\B1-------，----OR----Y3B2-------/```通过以上设计步骤，我们成功地设计了一个将8个输入信号通过74LS153译码器解码，并输出4个选择信号的组合逻辑电路。
实验二-组合逻辑电路设计与实现-
思考题： 1. 采用74LS151八选一的数据选择器，重新设计实验内容2中的
②题 。 2. 通过具体的设计体验后，你认为组合逻辑电路设计的关键点 或关键步骤是什么？
13
输入
输出
s A1 A0
1×× 00 0 00 1 01 0 01 1
Q
0
D0
D1
D2
D3
7
实验二 组合逻辑电路设计与实现
（3）采用数据选择器实现逻辑函数 1）将双 4选1 数据
选择器 CT74LS153 扩 展成 8选1 数据选择器：
8
实验二 组合逻辑电路设计与实现
将双 4选1 数据选择器 CT74LS153 扩展成 8选1 数据选择器：
如使 F=1Y ,则令
A1A，A0=B
比较得:
V cc
+5V
B
16 15 14 13 12 11 10
9
V cc 2S A 0 2D 3 2D 2 2D 1 2D 0 Q
D0=0，D1=C，D2=C，D3=1
74LS153
1S A 1 1D 3 1D 2 1D 1 1D 0 Q G N D
12
345
9
实验二 组合逻辑电路设计与实现
2）用双4选1数据选择器 CT74LS153 实现逻辑函数
F A B C A B C AC B ABC 解: CT74LS153输出函数为：
1 Y A 1 A 0 1 D 0 A 1 AD 3
1
实验二 组合逻辑电路设计与实现
三. 实验原理
1、二进制译码器
如：2-4线译码器74LS139、 3-8线译码器74LS138 和 4-16线译码器74LS154。
利用数据选择器实现组合逻辑电路设计案例分析
利用数据选择器实现组合逻辑电路设计案例分析【项目任务】案例任务要求当停机模式时，市电和光伏电不导入；当太阳工作模式，市电不导入，光伏电导入；当市电互补模式，市电和光伏电都导入；当市电模式，市电导入，光伏发电部导入。
利用数据选择器实现上述组合逻辑电路功能。
图7.8译码器实现输出控制【信息单】一、数据选择器在多路数据传输过程中，经常需要将其中一路信号挑选出来进行传输，这就需要用到数据选择器。
下图为4选1数据选择器的示意图。
当A1A为00，开关导通D0，Y=D；当A1A为01时，开关导通D1，Y=D1，以此类推。
A1A0图7.9 数据选择器在数据选择器中，通常用地址输入信号来完成挑选数据的任务。
如一个4选1的数据选择器，应有两个地址输入端，它共有22＝4种不同的组合，每一种组合可选择对应的一路输入数据输出。
同理，对一个8选1的数据选择器，应有3个地址输入端。
其余类推。
一、4选1数据选择器74LS1531、逻辑电路：D3、D2、D1、D0为数据输入端，A1、A0为地址信号输入端，Y 为数据输出端，ST 为使能端，又称选通端，输入低电平有效。
下图7.10为74LS153 管脚排列示意图。
该芯片中存在两个4选1数据选择器。
2Y92C0102C1112C2122C313A 14B 2~1G 11Y71C061C151C241C33~2G15图7.10 74LS153 管脚排列表7.5为74LS153的功能表。
当使能端G 有效时，输出等于地址信号A 、B 所选择的数据信号。
可得输出函数表达式为：3322110C m C m C m C m Y o +++=。
对于一个n 选1的数据选择器，其输出函数为：n n o C m C m Y ++=...0 二、用数据选择器实现组合逻辑函数实现原理：数据选择器是一个逻辑函数的最小项输出：∑-===++=1200...n i ii n n o c m C m C m Y 而任何一个n 位变量的逻辑函数都可变换为最小项之和的标准式。
实验二用74LS153设计血型遗传规律显示器
实验二 用74LS153设计血型遗传规律显示器一、实验目的1. 掌握数据选择器74LS153的逻辑功能。
2. 掌握组合逻辑电路的设计方法。
3. 掌握制定组合逻辑电路的测试步骤。
二、实验设备与器材1、台式计算机一台。
2、Multisim2001仿真软件一套。
三、实验内容1、验证数据选择器74LS153的逻辑功能下表为数据选择器74LS153的逻辑功能表，器件引脚功能见图1。
请自己设计验证电路和步骤，并将验证结果填入下表中。
验证电路如下：74LS153.msm 如此图2、应用74LS153和门电路实现血型遗传规律显示器的设计（1） 已知人类血型遗传规律如下表所列图1（2） 由真值表列出逻辑表达式设：父母的血型用A ＝Ｏ，B ＝A ，C ＝B ，D ＝AB 子女的血型用K ＝Ｏ，L ＝A ，M ＝B ，N ＝ABDB A B A B A AB D B B A A D K )())((+++=++==D B B A A B A A D B L ))(()(++++=+=D B A D B A B A AB +++=C B B A AD B B A A C D M ))(())((+++++=+=))((C D B A B A B A AB +++= BC A A D B B A BC D A N )()(+++=+=D C B A A B C D B A ++=（3） 化简和变换逻辑表达式D B A B A B A AB K )(+++=D B A D B A B A AB L +++=))((C D B A B A B A AB M +++= D C B A ABC D B A N ++=（4） 画逻辑电路图（5） 测试设计电路功能，列出测试步骤使用键盘热键将所有可能性实现 纪录下结果四、预习要求1. 复习组合逻辑电路设计方法和步骤。
2. 熟悉实验用组合逻辑电路各引脚功能。
3. 画出实验内容的电路图。
74LS153实现全加器
关于实验考试
一、考试形式
以实验操作为主，并有少量提问。
二、考试内容
从做过的所有实验，包括思考题中随机抽取。
三、实验成绩
最终成绩包括：实验考试成绩30%，实验报告成绩35%， 平日出勤、抽测35%。
四、免试条件
实验报告成绩优秀，全勤，平时抽测成绩良好。
• 不能参加实验必须提前请假，并补做实 验。 • 缺勤2次以上，不得参加考试，实验成绩 记零分。
输入 A 0 B 0 CI 0 S 0 输出 CO 0
0
0 0
0
1 1
1
0 1
1
1 0
0
0 1
1
1 1 1
0
0 1 1
0
1 0 1
1
0 0 1
0
1 1 1
（2）再写出74LS138的功能表：
输入 输出
G1
0 X 1
G2A+G2B
X 1 0
A2
X X 0
A1
X X 0
A0
X X 0
Y0
1 1 0
Y1
6
7
1A 1B 1Y 2A 2B 2Y GND 7400 74LS00 （2输入端四与非门）
数字电子技术实验的一般过程
1、预习（主要完成理论准备和实验设计）；
2、仿真（初步验证实验方法设计的正确性，并 进行必要的修改）； 3、实物连接并进行实测（进一步检验实验设计 的正确性并获得实验数据）；
4、完成实验报告； 5、总结实验经验。
青岛大学电工电子实验教学中心数字电子技术基础实验多媒体讲义实验安排实验一组合逻辑电路设计1实验二组合逻辑电路设计2实验七用vhdl语言设计编码器和译码器实验四计数器及其应用第10周实验三时序逻辑电路设计第12周实验五555集成定时器及其应用第14周实验六数字电路综合设计第14周实验九用vhdl语言设计计数器第16周实验考试第18周1进入实验室必须穿鞋套或专用工作鞋
实验三 组合逻辑电路实验(二)
B0 B1 B2 B3 A<B A>B A=B A<B A>B A=B 7 5 6
图2-26 集成数值比较器CT74LS85逻辑符号
表1 CT74LS153功能表 EN
0
A1
0
A0
0
D0
1 0 0 1 0 1 0 1
D1
0 1 1 0 0 1 0 1
D2
0 1 0 1 1 0 0 1
D3
0 1 0 1 0 1 1 0
2Y
9
二. 实验电路及仪器设备 1. 实验电路：见P98图2-24，2-25，2-26 2. 实验仪器：数字电子实验箱,芯片： CT74LS153（双四选一器）、CT74LS85（四 位比较器）CT74LS04(非ห้องสมุดไป่ตู้)
A0 A1
图2-24CT74LS153逻辑符号图
CT74LS85
10 12 13 15 9 11 14 1 2 4 3
输出端Y 输出端
0
0
1
0
1
0
0
1
1
表2 CT74LS85功能表
A3A2A1A0 B3B2B1B0 I（A〈B） （ 〈 ） I（A〉B） （ 〉 ） I（A=B） （ ） Y（A〈B） （ 〈 ） Y（A〉B） （ 〉 ） Y（A=B） （ ）
用数据选择器设计组合逻辑电路(预习)
——用74LS153设计一位全减器
卢家凰 2015.05
2021/4/9
1
用数据选择器设计组合逻辑电路
设计步骤与方法： 进行逻辑抽象，列真值表； 写出逻辑函数式； 确定数据选择器器件74LS153； 利用卡诺图降维的方法，将原来的三维卡诺图
降维成二维卡诺图，然后确定数据选择器的地 址输入端、数据输入端； 画出逻辑电路图； 画出芯片连线图。
2Y 9
74LS153N
2021/4/9
9
6、画出芯片连线图
VCC
5V
J1 74LS20D
1A VCC 1B 2D NC 2C 1C NC1 1D 2B 1Y 2A GND 2Y
6 1C0 5 1C1 4 1C2 3 1C3
VCC 16 1Y 7
10 2C0 11 2C1 12 2C2 13 2C3
二进制减法（竖式计算）：
第i+1位 第i位 第i-1位
a
c
b s
a为被减数，b为减数，s为结果，c为借位。
2021/4/9
5
2、写逻辑真值表：
0
0
0
0
ቤተ መጻሕፍቲ ባይዱ
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
2021/4/9
6
3、列出卡诺图转换（卡诺图降维）
00 01 11 10
实验2 组合逻辑电路设计二( 2010)
F2 = ABC D + ABCD + ABC D + ABCD + ABC D + ABCD + ABC D + ABC D + ABC D + ABCD
= AB(C D + CD + C D) + AB(CD + C D + CD) + AB(C D + CD + C D + CD)
= A B (CD ) + A B (C D ) + AB
三 实验内容与实验原理
1.检测四选一数据选择器的逻辑功能，将结果填入表中。 1.检测四选一数据选择器的逻辑功能，将结果填入表中。 检测四选一数据选择器的逻辑功能 1)四选一数据选择器的逻辑图与逻辑表达式 1)四选一数据选择器的逻辑图与逻辑表达式
四选一数据选择器标准逻辑表达式
Y = A1 A 0 D 0 ST + A1 A 0 D 1 ST + A1 A 0 D 2 ST + A1 A 0 D 3 ST
= AB(CD) + AB • 0 + AB(C D) + AB • 1 = m0D0 + m1D1 + m2D2 + m3D3 (D0 = CD; D1 = 0; D2 = C D; D3 = 1; )
3) 由逻辑表达式画出逻辑电路图
74LS153
B A
C D
14 2 3 4 5 6 1
A0 A1 1 D3 1 D2 1 D1 1 D0 1 ST
根据设计要求写出输入、 1) 根据设计要求写出输入、输出关系真值表
输入 A 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C D 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F1 1 0 0 0 1 0 0 0 输出 F2 1 1 1 0 0 0 0 0 A 1 1 1 1 1 1 1 1 输入 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 输出 F1 1 0 0 0 1 0 0 0 F2 0 1 1 1 1 1 1 1
实验四 组合逻辑电路的应用
用74LS138和与非门实现一个表决电路
四、实验原理
2、用3线—8线译码器74LS138和与非门实现一个表决电路。
在实验箱上安装电路，检查实验电路接线 无误之后接通电源，测试所设计表决电路的功 能。（注：输入变量A，B，C，D接实验箱上的 逻辑开关输入，输出函数F接LED指示区插孔）
五、芯片引脚图
实验四 组合逻辑电路的应用
一、实验目的 1、掌握数据选择器和译码器的功能。 2、用数据选择器实现逻辑函数。 3、用译码器实现逻辑函数。 二、实验要求 1、用四选一数据选择器74LS153实现一个表决电路
2、用3线—8线译码器74LS138和与非门实现一个表决电路。
三、所需实验设备 1、数字电路实验箱 2、数字万用表 3、芯片74LS153，74LS138，74LS30各一片 ，导线 若干。
方案一
方案二
D0=0 (F与CD)无关
方案一 方案二
D1=0 (F与CD)无关 D0=0 D2=CD (F=CD) D1=D D2=D D3=C+D (F=C+D) D3=1
用74LS153实现一 个表决电路
四、实验原理
1、 用四选一数据选择器74LS153实现一个表决电路 在实验箱上安装电路，检查实验电路接线 无误之后接通电源，测试所设计表决电路的功 能。（注：输入变量A，B，C，D接实验箱上的 逻辑开关输入，输出函数F接LED指示区插孔）
图
DVCC－NTZH实验平台电子技术部分
四、实验原理
ABCD
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74LS153译码器组合逻辑电路设计案例分析
1、逻辑电路：D3、D
2、D1、D0为数据输入端，A1、A0为地址信号输入端，Y 为数据输出端，ST 为使能端，又称选通端，输入低电平有效。
下图7.10为74LS153 管脚排列示意图。
该芯片中存在两个4选1数据选择器。
2Y
9
2C0102C1112C2122C313A 14B 2~1G 11Y
7
1C061C151C241C33~2G
15
图7.10 74LS153 管脚排列
表7.5为74LS153的功能表。
当使能端G 有效时，输出等于地址信号A 、B 所选择的数据信号。
可得输出函数表达式
为：3322110C m C m C m C m Y o +++=。
对于一个n 选1的数据选择器，其输出函数为：n n o C m C m Y ++=...0 二、用数据选择器实现组合逻辑函数
实现原理：数据选择器是一个逻辑函数的最小项输出：
∑-===
++=1
20
0...n i i
i n n o c m C m C m Y 而任何一个n 位变量的逻辑函数都可变换为最小项之和的标准式。
对照函数表达式和相应的数据选择器输出函数表达式，可以实现用数据选择器来表示逻辑函数。
实现步骤：
(1)根据函数变量选择合适的数据选择器，一般变量个数n 个，选择2n 选1的数据选择器。
(2)将被表示的函数转换成标准与或表达式。
(3)写出选择的数据选择器的输出函数。
(4)对比两函数，使数据选择器的地址端和函数变量一一对应（高位对高位），表达式中出现的最小项相应的输入数据C 为1，否则为0。
(5)画逻辑电路图。
例:用数据选择器和门电路实现AC AB Y +=
的组合逻辑电路。
(1) 选择数据选择器：选8选1数据选择器74LS151。
(2) 标准与或表达式
756
m m m ABC C B A C AB AC AB Y '+'+'=++=+=' (3)写出数据选择器输出函数
776655443322110C m C m C m C m C m C m C m C m Y o +++++++=
(4)对照上述两表达式，令A=A2，B=A1，C=A0，则n n m m '=，所以，C 0=C 1=C 2=C 3=C 4=0；
C 5=C 6=C 7=1。
(5)画逻辑电路，如图7.11所示。
图7.11 逻辑电路图。