数电填空题知识点总结

1、逻辑代数有与、或和非三种基本运算。

2、四个逻辑相邻的最小项合并，可以消去__2________个因子； __2n _______个逻辑相邻的最小项合并，可以消去n 个因子。

3、逻辑代数的三条重要规则是指反演规则、代入规则和对偶规则。

4、 n 个变量的全部最小项相或值为1。

6、在真值表、表达式和逻辑图三种表示方法中，形式唯一的是真值表。

8、真值表是一种以表格描述逻辑函数的方法。

9 、与最小项ABC 相邻的最小项有AB ’C’，ABC，

A’BC ’。

2n

10、一个逻辑函数，如果有n 个变量，则有个最小项。

11、 n 个变量的卡诺图是由2n个小方格构成的。

13、描述逻辑函数常有的方法是真值表、逻辑函数式和逻辑图三种。

14、相同变量构成的两个不同最小项相与结果为0。

15、任意一个最小项，其相应变量有且只有一种取值使这个最小项的值为1。1．在数字电路中，三极管主要工作在和两种稳定状态。

饱和、截止

2．二极管电路中，电平接近于零时称为，电平接近于 VCC是称为。低电平、高电平

3． TTL 集成电路中，多发射极晶体管完成逻辑功能。

与运算

4． TTL 与非门输出高电平的典型值为，输出低电平的典型值为。

3.6V 、 0.2V

5．与一般门电路相比，三态门电路中除了数据的输入输出端外，还增加了一个片选信号端，这个对芯片具有控制作用的端也常称为。

使能端

6．或非门电路输入都为逻辑 1 时，输出为逻辑。

7．电路如图所示，其输出端 F 的逻辑状态为。

1

8．与门的多余输出端可，或门的多余输出端可。与有用输入端并联或接高电平、与有用输入端并联或接低电平

10．正逻辑的或非门电路等效于负逻辑的与非门电路。

与非门

11．三态门主要用于总线传输，既可用于单向传输，也可用于双向传输。单向传送、双向传送

12．为保证TTL 与非门输出高电平，输入电压必须是低电平，规定其的最大值称

为开门电平。

低电平、开门电平

13．三态门中，除了高低电平两种状态外，还有第三种状态，这第三种状态称为高阻态。

高阻态

14．作为逻辑取值的0 和 1，并不表示数值的大小，而是表示逻辑电路电平高与低两个状态。

高、低

15．数字电路中的逻辑状态是由高、低电平来表示的。正逻辑规定用高电平表示逻辑 1 ，用低电平 1．消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增加

__________，并在输出端并联。冗余项、滤波电容

2．要扩展得到 1 个 16-4 线编码器，需要片 74LS148。 2

3．在组合逻辑电路中，当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时，

会有时间先后，这一现象称为_________，由此而产生输出干扰脉冲的现象称为。竞争、冒险

4．所谓组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路各的组合，而与电路的无关。输入状态、原来的状态

5．组合逻辑电路由逻辑门电路组成，不包含任何，没有能力。

记忆元件、记忆

6．常见的中规模组合逻辑器件有和等。

编码器、译码器、数据选择器、数值比较器、加法器任选二个。

7．加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相

加不考虑的加法器。低位向本位的进位

8．全半加器既要考虑本位两个二进制数进行相加，还要考虑的加法器。

低位向本位的进位

9．用全加器组成多位二进制数加法器时，加法器的进位方式通常有、

、2 种。串行进位、并行进位

10．基本译码器电路除了完成译码功能外，还能实现和功能。

逻辑函数发生、多路分配

11．多路分配器可以直接用来实现。译码器

12．与 4 位串行进位加法器比较，使用超前进位全加器的目的是。

提高运算速度

13．在分析门电路组成的组合逻辑电路时，一般需要先根据写出逻辑表达式。

逻辑电路图

14．数据选择器的功能相当于多个输入的数据数据开关，是指经过选择，把通道的数据传送到的公共数据通道上去。多个、唯一

15．数据分配器的功能相当于一个多输出的数据开关，是将数据源来的数据根据需要，

送到不同的通道上去。经过选择，把通道的数据传送到的公共数据通道上去。

一个、多个

16．加法器的超前进位级联方式，高位的运算不必等低位运算的结果，故提高了，但结构比较。运算速度、复杂

17．加法器串行进位的级联方式由于结构，主要用在数字设备中。

简单、低速

来表示逻辑0。

1， 0

16．正逻辑的或门电路等效于负逻辑的与门电路。

与门

17．实现基本的逻辑运算的门电路主要有与门、或门、非门三种。

与门、或门、非门

18．三极管作为开关元件，主要工作在截止区和饱和区两个区。

截止区、饱和区

19．正逻辑电路中，电平接近于零时称为低电平，用数字0表示，电平接近于V CC称为高电平，用数字 1表示。

0,1

20．负逻辑电路中，电平接近于零时称为低电平，用数字1表示，电平接近于V CC称为高电平，用数字 0表示。

1,0

21．异或门电路中，当两个输入端的输入为01或10组合时，输出为1。

01、 10

22．同或门电路中，当两个输入端的输入为11或00组合时，输出为1。

00、 11

23．数字电路中的逻辑状态是由高、低电平来表示的。负逻辑规定用高电平表示逻辑0 ，用低电平来表示逻辑1。

0， 1

1．消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增加 __________ ，并在输出端并联。冗余项、滤波电容

2．要扩展得到 1 个 16-4 线编码器，需要片 74LS148。 2

3．在组合逻辑电路中，当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时，

会有时间先后，这一现象称为_________，由此而产生输出干扰脉冲的现象称为。竞争、冒险

4．所谓组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路各的组合，而与电路的无关。输入状态、原来的状态

5．组合逻辑电路由逻辑门电路组成，不包含任何，没有能力。

记忆元件、记忆

6．常见的中规模组合逻辑器件有和等。

编码器、译码器、数据选择器、数值比较器、加法器任选二个。

7．加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相

加不考虑的加法器。低位向本位的进位

8．全半加器既要考虑本位两个二进制数进行相加，还要考虑的加法器。

低位向本位的进位

9．用全加器组成多位二进制数加法器时，加法器的进位方式通常有、

、2 种。串行进位、并行进位

10．基本译码器电路除了完成译码功能外，还能实现和功能。

逻辑函数发生、多路分配

11．多路分配器可以直接用来实现。译码器

12．与 4 位串行进位加法器比较，使用超前进位全加器的目的是。

提高运算速度

13．在分析门电路组成的组合逻辑电路时，一般需要先根据写出逻辑表达式。

逻辑电路图

14．数据选择器的功能相当于多个输入的数据数据开关，是指经过选择，把通道的