存储器的扩展分解
存储器的扩展
6.3 存储器的扩展存储器是单片机系统中使用最多的外扩芯片，对MCS-51单片机而言，由于程序存储器与数据存储器空间在物理空间的上的各自独立性，使得两者的扩展方法略有不同。
单片机一直处于不断的取指令码－执行－取指令码－执行的工作过程中，在取指令码时和执行M O V C指令时P S E N会变为有效，和其它信号配合完成从程序存储器读取数据。
在本节中，介绍目前常用的EPROM、RAM、E2PROM以及Flash存储器的扩展方法。
6.3.1 程序存储器（EPROM）扩展一、外部程序存储器扩展概述目前单片机有ROM型、EPROM型和无ROM型芯片。
不管使用哪种芯片，当片内程序存储器容量满足不了要求时，均需进行系统扩展。
扩展时要注意以下几点：（1）程序存储器有单独的地址编号（0000H～FFFFH），可寻址64KB范围。
虽然与数据存储器地址重叠，但不会被占用。
程序存储器与数据存储器共用地址总线和数据总线。
（2）对片内有ROM（EPROM）的单片机，片内EPROM与片外EPROM采用相同的操作指令，片内与片外程序存储器的选择靠硬件结构实现，即由EA的高低电平来选择。
（3）程序存储器使用单独的控制信号和指令，其数据读取控制及指令不用数据存储器的RD信号和MOVX指令，而是由PSEN控制，读取数据用MOVC查表指令。
（4）随着大规模集成电路的发展，单片程序存储器的容量越来越大，构成系统时所使用的EPROM芯片数量越来越少，因此地址选择大多采用线选法，而不用地址译码法。
MCS-51系列单片机外部EPROM扩展原理如图6-6所示。
图6-6 外部EPROM扩展原理由图可见，P0口和P2口提供16位地址码。
其中P0口作为分时复用的地址/数据总线。
当从外部EPROM取指令时，从P0口输出低8位地址，由ALE地址锁存允许信号的下降沿将低8位地址码打入地址锁存器，它的输出与存储器的低8位地址A7～A0相连。
存储器的8位数据线D7～D0与P0口相连，以便输入读取的指令代码。
存储器的扩展原理
存储器的扩展原理
存储器的扩展原理主要是通过增加存储芯片的数量来扩大存储容量。
由于单片存储芯片的容量有限，难以满足实际需求，因此需要将多片存储芯片连接在一起，以组成容量更大的存储器。
扩展存储器的方式主要有位扩展和字扩展两种。
位扩展是在位数方向上扩展，而字扩展是在字数方向上扩展。
在位扩展中，需要将多个存储芯片的位数相加，以增加数据线的数量。
例如，如果要将一个1K x 4位的存储芯片扩展
为1K x 8位的存储芯片，可以采用两片1K x 4位的存储芯片，并将它们连接在一起。
这样，两个芯片共用相同的片选信号，同时被选中，每个芯片进行读或写4位数据，两个芯片合在一起就是8位数据。
在字扩展中，需要将多个存储芯片的字数相加，以增加地址线的数量。
例如，如果要将一个1K x 8位的存储芯片扩展为2K x 8位的存储芯片，可以采用两片1K x 8位的存储芯片，并将它们连接在一起。
这样，两个芯片共用相
同的片选信号和数据线，同时被选中，每个芯片存储一个字的数据，两个芯片合在一起就是两个字的数据。
总之，通过位扩展和字扩展的方式，可以将多个存储芯片连接在一起，以组成容量更大的存储器，以满足实际需求。
存储器的容量扩展
CS1
..
..
1K×4 1K×4
CS2
.. ..
1K×4 1K×4
CS3
..
1K×4
D7
……
D0
WE
整理课件
4
存储器的容量扩展
存储器芯片的容量是有限的，为了满足实际存 储器的容量要求，需要对存储器进行扩展。
存储器容量扩展的主要方法有：
– 位扩展法：只加大字长，而存储器的字数与存储 器芯片字数一致，对所有片子使用共同片选信号；
– 字扩展法：仅在字向扩充，而位数不变。需由片 选信号来区分各片地址。
– 字位同时扩展法：一个存储器的容量假定为M×N 位，若使用l×k 位的芯片(l＜M，k＜N)，需要在字 向和位向同时进行扩展。此时共需要(M/l)×(N/k)个 存储器芯 片。
8根数据线
A10
1
A9
A1
A0
•••
•••
CS0
CS1
1K × 8位
1K × 8位
••••
••••
D7
D0
WE
整理课件
3
•••
(3) 字、位扩展 用 8片 1K×4位 存储芯片组成 4K×8位 的存储器
12根地址线
8根数据线
A11
片选
A10
译码
AA89
CS0
...
A0 ..
..
..
1K×4 1K×4 1K×4
整理课件
1
(1) 位扩展 （增加存储字长）
10根地址线
用 2片 ቤተ መጻሕፍቲ ባይዱK×4位 存储芯片组成 1K×8位 的存储器
A9
8根数据线
A0
•••
存储器扩展(课堂PPT)
4K×8 4K×4
=2片
青岛科技大学
4
2. 字扩展
❖ 适用场合：存储器芯片的字长符合存储器系统的 要求，但其容量小于存储器系统的要求。
❖ 这时，可使用到地址译码电路，以其输入的地址 码来区分高位地址，而以其输出端的控制线来对 具有相同低位地址的几片存储器芯片进行片选。
3. 字位扩充
3. 字位扩充
青岛科技大学
12
小结 存储器扩充可以分为3个步骤：
选择适合的芯片； STEP1
根据要求将芯片“多片并联” STEP2 进行位扩充，设计出满足字
长要求的“存储模块”；
对“存储模块”进行字扩充 STEP3 ，构成符合要求的存储器。
青岛科技大学
14
这是你们收获的季节,丰收去吧！
读/写信号 片选信号
R/W A11~A0 4K×4
SRAM CS D3~D0
R/W A11~A0 4K×4
SRAM CS D3~D0
0100 0001
D7~D4 数据总线DB
D3~D0
位扩充连接示意图
青岛科技大学
17
2. 字扩展
CPU是根据存储器的地址访问相应的内 容，地址是唯一的，因此每一块芯片地的址总线AB 地址范围不同，则可以连接译码器不同 的输出端对存储器芯片进行片选。
青岛科技大学
8
3. 字位扩展
【例5-5】用Intel2164（64K×1）构成容量为 128KB的内存，连接线路如图示。 所需的芯片数： （128×8 ） /（64×1）=16片
8片组成64KB的内存模块 2组8内存模块构成128KB的内容容量
存储器扩展PPT演示课件
对存储单元数量的扩展。
3
A15
2-4 译
2
码1
A14
器0
A0
CE
CE
CE
CE
16×8
16×8
16×8
16×8
… … … … …
(1)
(2)
(3)
(4)
A13
WE
WE
WE
WE
WE
D7～ D0
图 由16K8位芯片组成64K8位的存储器
总结：字扩展的连接方式是将各芯片的地址线、数据线、读/写
控制线并联，而由片选信号来区分各片地址。 •3
I/O1～I/O4 WE CS
RAM4 2114 A9～A0
A9～A0 WE CS
RAM4 2114 I/O1～I/O4
•14
存储器扩展
由图可看到，译码器74LS138的工作条件是同时满足： G1=1、/G2A=0、/G2B=0。译码输入为C、B、A三个信号， 译码输出有八种状态，输出是低电平有效。当不满足编译 条件时，输出全为高电平，相当于译码器未工作。
2C00H 2FFFH
74LS138 G2B G2A G1 C B A
G2A =A14 +IO/M
•13
存储器扩展
A13
A14
1
IO / M
A15
A12 A11 A10
D3～D0
A9～A0
D7～D4 WR
G1 G 2A G 2B
Y3 C Y2 B Y1 A Y0
I/O1～I/O4 WE CS
RAM1 2114 A9～A0
WE
1 CS
1K×4
WE I/O1~4
2 CS
数据存储器扩展
数据存储器的 、 信号线分别为输出允许和写允许控制端。2114只
有一个读写控制端。当 =0时，是写允许；当 =1时，是输出允
许。
OE WE
A为地址线，I/O为数据输入/输出。
WE
OE
图9-15 常用RAM芯片引脚
动态RAM虽然集成度高、成本低、功耗小，但需要 刷新电路，单片机扩展中不如静态RAM方便，所以目前 单片机的数据存储器扩展仍以静态RAM芯片为多。但现 在的集成动态随机存储器iRAM，把刷新电路一并集成在 芯片内部，扩展使用与静态RAM一样方便。这种芯片有 2186、2187等，它们都是8K×8位存储器，引脚如图9-15 所示。2186与2187的不同仅在于前者的引脚1是刷新引 脚信号，后者的引脚1是刷新选通端。
图9-20 同时扩展外ROM和外RAM电路
（1）地址线：P0口提供地址低8位，高位地址线视RAM芯 片容量而定。
（2）数据线：P0口提供。
（3）片选线，因片外ROM只有一片，无需片选。2764 的 端直接接地，始终有效。外RAM虽然也只有一片，但系统 可能还要扩展I/O口，而I/O口与外RAM是统一编址的，因 此一般需要片选，6264 的接P2.5，CS2接Vcc，这样6264的 地址范围为C000H～DFFFH，P2.6、P2.7可留给扩展I/O口片 选用。
（2）数据线：P0口提供。 （3）片选线：一般由高位地址线控制，并决定RAM的口
地址。 按图9-16，设无关位为1， 6116的地址范围是7800H～ 7FFFH；6264的地址范围是6000H～7FFFH。 （4）读写控制线：由CPU的/RD、/WR分别与RAM芯片的 /OE、/WE相接。
2.两片数据存储器的扩展
【例9-4】 采用2114芯片在8031片外扩展1 KB数据存储器。
主存储器容量扩展的方法
主存储器容量扩展的方法主存储器容量是计算机系统中重要的组成部分，它直接影响着计算机的运行速度和能力。
在现代计算机系统中，随着计算机应用场景的不断扩展，对主存储器容量的需求也越来越大。
为了满足这一需求，人们提出了各种方法来扩展主存储器容量。
本文将系统地介绍主存储器容量扩展的方法。
主存储器容量扩展的方法可以分为物理方法和逻辑方法两大类。
物理方法主要包括增设内存条、使用高密度存储器件和分布式存储系统等；逻辑方法则主要包括虚拟存储和页面置换等。
一、增设内存条增设内存条是增加主存储器容量的最简单也是最直接的方法之一。
通过增加内存条的数量，就可以扩展主存储器的容量。
这种方法的优点是简单、成本低，但也存在一定的限制，因为主板的插槽数量和支持的内存条容量有限。
二、使用高密度存储器件随着半导体技术的发展，高密度存储器件如DRAM（动态随机存储器）和NAND 闪存逐渐成为了一种常见的主存储器扩展方法。
DRAM是一种非常快速的主存储器，但它的存储密度有限；而NAND闪存具有非常高的存储密度和可擦写性，但速度相对较慢。
使用高密度存储器件扩展主存储器容量的方法有多种。
一种常见的方法是通过内存芯片的堆叠来增加DRAM芯片的存储密度。
例如，3D XPoint技术可以将多个DRAM芯片堆叠在一起，从而实现更高的存储密度。
另一种常见的方法是采用闪存作为主存储器。
闪存具有非常高的存储密度和较低的功耗，因此它在嵌入式系统和移动设备中得到了广泛的应用。
在这种方案中，计算机系统将数据从主存储器复制到闪存中，在需要时再将数据从闪存中读取到主存储器中。
这种方法的优点是可以显著提高主存储器的容量，但其缺点是速度相对较慢，并且需要额外的控制逻辑。
三、分布式存储系统分布式存储系统是一种通过网络将多个计算机的存储资源组合起来形成一个虚拟的存储系统，从而扩展主存储器容量的方法。
在分布式存储系统中，多个计算机通过网络连接在一起，彼此共享各自的存储资源。
存储器的扩展实验总结
存储器的扩展实验总结：
一、实验目的
本次实验旨在通过实际操作，深入了解存储器的扩展原理和方法，掌握存储器扩展的基本技能，提高对计算机存储系统的认识和理解。
二、实验原理
存储器扩展主要涉及地址线的扩展和数据线的扩展。
通过增加地址线和数据线的数量，可以增加存储器的容量。
此外，还可以采用位扩展、字扩展和字位同时扩展的方法来扩展存储器。
三、实验步骤
1.准备实验材料：包括存储器芯片、地址线、数据线等。
2.搭建实验电路：将存储器芯片与地址线和数据线连接，形成完整的存储器扩展电路。
3.初始化存储器：对存储器进行初始化操作，设置初始地址和数据。
4.读取和写入数据：通过地址线和数据线，对存储器进行读取和写入操作。
5.验证结果：比较写入的数据与读取的数据，确保数据的正确性。
四、实验结果
通过实验，我们成功实现了存储器的扩展，并验证了数据的正确性。
实验结果表明，通过增加地址线和数据线的数量，可以有效地扩展存储器的容量。
五、实验总结
通过本次实验，我们深入了解了存储器的扩展原理和方法，掌握了存储器扩展的基本技能。
同时，我们也认识到在实际应用中，需要根据具体需求选择合适的扩展方法，以确保存储器的容量和性能满足要求。
此外，我们还应注意数据的正确性和稳定性，确保存储器的可靠性和稳定性。
存储器容量的扩展
存储器容量的扩展
用字数×位数表示，以位为单位，常用来表示存储芯片的容量。
用字节数表示，以字节为单位，如128B，表示该芯片由128个单元，每个存储单元的长度为8位，明显，存储容量越大，所能存储的信息越多，计算机系统的功能便越强。
假如某一片ROM或RAM的字数够用而位数不够用时，应采纳位扩展的连接方式，将多片ROM或RAM组合成位数更多的储存器。
位扩展的连接方式很简洁，只需要把n片的相同地址线、R/W(——)、C(——)S(——)分别并联起来，每一片的I/O端加起来作为扩展后的RAM的I/O端就可以了。
扩展后的RAM的总存储容量为每一片RAM 储存容量的n倍。
假如某一片ROM或RAM的位数够用而数字不够用时，应采纳字扩展的连接方式，将多片ROM或RAM组合成字数更多的储存器。
字扩展的连接方法，把n片的相同地址线、R/W(——)、分别并联起来，每一片的I/O端并联作为扩展后的RAM的I/O端。
利用译码器来选相应芯片的C(——)S(——)端。
扩展后的RAM的总存储容量为每一片RAM储存容量的n倍。
1。
存储器扩展实验报告
一、实验目的1. 了解存储器的结构及其与CPU的连接方式。
2. 掌握存储器的位扩展、字扩展和字位扩展方法。
3. 通过实际操作，加深对存储器扩展原理的理解，提高动手实践能力。
二、实验原理存储器扩展是计算机硬件设计中常见的技术，目的是为了满足系统对存储容量的需求。
存储器扩展主要分为位扩展、字扩展和字位扩展三种方式。
1. 位扩展：当存储芯片的数据位小于CPU对数据位的要求时，可以通过位扩展来解决。
位扩展是将多个存储芯片的数据总线并联，形成一个更高位宽的数据总线，与CPU的数据总线相连。
2. 字扩展：当存储芯片的存储容量不能满足CPU对存储容量的要求时，可以通过字扩展来解决。
字扩展是将多个存储芯片的数据总线、读写控制线并联，形成一个更大容量的存储器，与CPU的数据总线、读写控制线相连。
3. 字位扩展：字位扩展是位扩展和字扩展的结合，既能扩展存储容量，又能扩展数据位宽。
三、实验设备1. 实验箱2. 逻辑分析仪3. 逻辑门电路4. 实验指导书四、实验步骤1. 搭建存储器扩展电路（1）根据实验要求，选择合适的存储芯片，如SRAM、ROM等。
（2）根据存储芯片的规格，确定存储器的容量、数据位宽和地址线位数。
（3）根据存储器的容量和位宽，计算所需的存储芯片数量。
（4）搭建存储器扩展电路，包括存储芯片、地址译码器、数据线、读写控制线等。
2. 仿真实验（1）使用逻辑分析仪观察存储器扩展电路的信号波形。
（2）通过实验指导书提供的测试程序，对存储器进行读写操作。
（3）观察逻辑分析仪的信号波形，分析存储器扩展电路的工作情况。
3. 分析实验结果（1）根据实验结果，验证存储器扩展电路是否满足实验要求。
（2）分析存储器扩展电路的优缺点，提出改进措施。
五、实验结果与分析1. 实验结果通过实验，搭建了存储器扩展电路，实现了存储器的位扩展、字扩展和字位扩展。
逻辑分析仪的信号波形显示，存储器扩展电路工作正常，满足实验要求。
2. 实验分析（1）位扩展：通过位扩展，实现了存储器数据位宽的增加，满足了CPU对数据位宽的要求。
第七章：存储器扩展精讲
二、程序存储器 ROM 的扩展
《单片微机原理及应用》教学课件
单片机内部没有ROM,或虽有ROM但容量太小时,必 须扩展外部程序存储器方能工作。最常用的 ROM器 件是EPROM。典型的EPROM芯片有Intel公司的 2716(2K×8)、2732(4K×8)、 2764(8K×8)、…..等
轮流出现低电平，可保证一次只选一片。
《单片机应用系统设计》教学课件
例1 扩展三片2K存储芯片，试用线选法给出接线图和地址。 分析：显然要11根地址线和3根片选线，分配如下 低位地址线：P0.7-P0.0--A7-A0，P2.2-P2.0--A10-A8， 合成11根地址线； 高位地址线： P2.5 、 P2.4 、 P2.3--A13 、 A12 、 A11 ，作 3 片的片 选，余下： P2.7、P2.6不用，取00 扩展接线结构如图：
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
6116
Vcc A8 A9 WE OE A10 CE D7 D6 D5 D4 D3
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
6264
Vcc WE CE2 A8 A9 A11 OE A10 CE1 D7 D6 D5 D4 D3
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
2764
Vcc PGM NC A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3
Vpp Vpp Vcc A12 A12 PGM A7 A7 A13 27128 A6 A6 A8 A5 A5 A9 A4 A4 A11 A3 A3 OE A2 A2 A10 A1 A1 CE A0 A0 D7 D0 D0 D6 D1 D1 D5 D2 D2 D4 GND GND D3 《单片机应用系统设计》教学课件
存储器扩展
...
D0 ~ D7
D0 ~ D7
存储器扩展
2．字扩展(地址范围)
字扩展用于存储芯片的位数满足要求而字数不够的情况，是 对存储单元数量的扩展。
A15 A14 A0 2-4 译 码 器 3 2 1 0
CE CE CE CE
16× 8 (1)
WE
16× 8 (2)
WE
16× 8 (3)
WE
16× 8 (4)
A11 A10 A9~A0 译码器
1 2 3 4
1k×8
1k×8
1k×8
1k×8
WE D7~D0
1K×8存储模块字扩展构成4K×8存储器的电路连接示意图
存储器扩展 上述分两步实现了存储器的扩展，第一步用2块芯片实现 位扩展，第二步用4个存储模块实现字扩展，计算可得共需使用 8块芯片完成存储器的字位扩展。 如果选用1K×4 SRAM芯片，采用字位同时扩展方式， 直接构成4K×8存储器，则其电路连接如图5.37所示。
• 例：用2114（1K×4 bit）组成 1K内存（1K×8 bit）
D0 D1 D2 D3 D4 D5 D6 D7 A0
位扩展
A0
A9 CS WR
D0 D1 D2 D3 2114
D0 D1 D2 D3
2114
...
...
A9
保证两片同时选中，一次读写一个字节。 每个单元的内容被存放在不同的芯片上。
字位同时扩展连接图
存储器扩展 图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和 RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个 这样的存储模块用字扩展法连接便构成了4K8的存储器。用 A9A0 10根地址线对每组芯片进行片内寻址，同组芯片应被同
02-29.2 存储器容量的扩展-课件
第二十九讲 随机存取存储器（RAM）
█ 位扩展方式
【例1】试用1024×2RAM扩展成1024×6存储器。
A9 A1
…
A0
R /W
CS
I/01 I/02 I/03 I/04 I/05 I/06
《数字电子技术基础》
第二十九讲 随机存取存储器（RAM）
█ 字扩展方式
【例2】试将256×8位RAM扩展成1024×8位存储器。
A8 A9
《数字电子技术基础》
第二十九讲 随机存取存储器（RAM）
表1 各片RAM电路的地址分配
《数字电子技术基础》第二十源自讲 随机存取存储器（RAM）█ 字位同时扩展方式
一般先进行位扩展，再进行字扩展。 【例3】试将64×2RAM扩展成256×4RAM。
《数字电子技术基础》
第二十九讲 随机存取存储器（RAM）
第二十九讲 随机存取存储器（RAM）
※ 存储器容量的扩展 ※
《数字电子技术基础》
第二十九讲 随机存取存储器（RAM）
█ RAM存储器容量的扩展
扩展目的——
当用一片RAM器件不能满足对存储容量的要求时， 就需要将若干片RAM组合起来，形成一个容量更大的存 储器。ROM亦同。
扩展方式——
◆ 字扩展方式 ◆ 位扩展方式 ◆ 字位同时扩展方式
《数字电子技术基础》
单片机数据程序存储器IO扩展解析
单片机数据程序存储器IO扩展解析6.1.1单片机程序存储器扩展一.单片机程序存储器概述单片机应用系统由硬件和软件组成,软件的载体就是硬件中的程序存储器。
对于MCS-51系列8位单片机,片内程序存储器的类型及容量如表6.1所示。
表6.1MCS-51系列单片机片内程序存储器一览表单片机型号片内程序存储器类型容量/B8031 无——8051 ROM 4K8751 EPROM 4K8951 Flash 4K对于没有内部ROM的单片机或者当程序较长、片内ROM容量不够时,用户必须在单片机外部扩展程序存储器。
MCS-51单片机片外有16条地址线,即P0口和P2口,因此最大寻址范围为64KB(0000H~FFFFH。
这里要注意的是,MCS-51单片机有一个管脚——跟程序存储器的扩展有关。
如果接高电平,那么片内存储器地址范围是0000H~0FFFH(4KB,片外程序存储器地址范围是1000H~FFFFH(60KB。
如果接低电平,不使用片内程序存储器,片外程序存储器地址范围为0000H~FFFFH(64KB。
8031单片机没有片内程序存储器,因此管脚总是接低电平。
扩展程序存储器常用的芯片是EPROM(Erasable Programmable Read Only Memory型(紫外线可擦除型,如2716(2K×8、2732(4K×8、2764(8K×8、27128(16K×8、27256(32K×8、27512(64K×8等。
另外,还有+5V电可擦除EEPROM,如2816 (2K×8、2864(8K×8等等。
如果程序总量不超过4KB,一般选用具有内部ROM的单片机。
8051内部ROM只能由厂家将程序一次性固化,不适合小批量用户和程序调试时使用,因此选用8751、8951的用户较多。
如果程序超过4KB,用户一般不会选用8751、8951,而是直接选用8031,利用外部扩展存储器来存放程序。
第5章存储器扩展技术
结论：
1） P0口作低8位地址线/数据线 P0口分时提供低8位地址信号和数据信号。
2）P2口作为高8位地址线 与低8位构成16位地址总线，使扩展系统寻址达64KB。
3）控制信号
PSEN：程序存储器的读选通信号； ALE： 地址锁存信号； EA： 片内、片内程序存储器的选择信号；和I/O端
口 的读选通信号； RD： 扩展数据存储器和I/O端口的读选通信号； WR： 扩展数据存储器和I/O端口的写选通信号。
2）使用外部ROM，其容量最高为64KB。而片外ROM 可选择EPROM、EEPROM、PEROM芯片，方便改写程序。
3）价格低廉，应用较多。
单片机最小应用系统只能适用简单的应用系统。而对 于较为复杂的系统，必须进行外扩ROM、RAM、I/O等。
系统扩展结构如图5.2所示：
总线就是连接计算机各部件的一组公共信号，按功能分为 三组总线。 1) 地址总线AB（Address Bus）： 16根地址线，可寻址范围达216=64K，由P0口和P2口构建，低8 位由P0口经地址锁存器提供，高8位由P2口提供。单向总线。 由于P0口是数据、地址分时复用的，故P0接口输出的低8位 地址必须用地址锁存器进行锁存。 2) 数据总线DB（Data Bus）
以Intel2864A为例介绍EEPROM的扩展：
图5.9 2864A 引脚及逻辑符号图
表5-4 2864A的工作方式
1) 维持（待机）方式 当CE为高电平时，2864A进入功耗自动待机状
态，此时，数据输出线呈高阻态。
2) 读出方式 当CE和OE均为低电平，而WE为高电平时，片内数
据缓冲器开门，数据被送到数据总线，可执行读操作。
27128的数据线D0~D7直接连接到P0.0~P0.7上。 4）控制线的连接：
05第五章-存储器和并口扩展解析
5.1.1 存储器分类、常用存储芯片及其选择
• 静态RAM(static RAM )。它的存储电路以双 稳态触发器为根底，状态稳定，可以静态工 作，只要不掉电，信息就不会丧失。因此， 它不需要定时刷新;
5.1.1 存储器分类、常用存储芯片及其选择
• 常用芯片
• SRAM 6116 • 6116是一种典
型的CMOS型 SRAM，其容 量为2KB。 • 6116的构造分 为存储矩阵、 地址译码和读/ 写把握三局部。
5.1.1 存储器分类、常用存储芯片及其选择
• 存储矩阵
• 6116芯片的容量为 2Kx8位，即它有 2048个存储单元， 每个存储单元字长为 8位，故6116芯片内 有16384个根本存储 电路。
5.1.1 存储器分类、常用存储芯片及其选择
• 6264
5.1.1 存储器分类、常用存储芯片及其选择
• 62256
5.1.1 存储器分类、常用存储芯片及其选择
• EPROM 2716 • 2716是典型的NMOS型2KB的EPROM； • 其内部构造同样分为存储矩阵、地址译码和
读/写把握三局部； • 其工作方式与 • SRAM6116特殊 • 类似，只是工作 • 状态较简洁。
为了将它们分别出来，需要外加地址锁 存器，从而构成与一般CPU相类似的片外三 总线，见图5-5。
图 5.5
地址锁存器一般承受74LS373，承受74LS373 的地址总线的扩展电路如以以以下图。
5－3
1、以P0口作为低8位地址/数据总线。 2、以P2口的口线作高位地址线。 3、把握信号线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第6章 半导体存储器 由于存储器的字数与存储器芯片的字数一致，8 K=213，故只 需13根地址线(A12A0)对各芯片内的存储单元寻址，每一芯片只 有一条数据线，所以需要8片这样的芯片，将它们的数据线分别 接到数据总线 (D7D0) 的相应位。在此连接方法中，每一条地址
线有8个负载，每一条数据线有一个负载。位扩展法中，所有芯
图6.19 字位同时扩展连接图
第6章 半导体存储器 图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和 RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个 这样的存储模块用字扩展法连接便构成了4K8的存储器。用 A9A0 10根地址线对每组芯片进行片内寻址，同组芯片应被同
第6章 半导体存储器 3．字位同时扩展 在实际应用中，往往会遇到字数和位数都需要扩展的情况。 若使用lk位存储器芯片构成一个容量为MN位(M>l，N>k) 的存储器，那么这个存储器共需要 (M/l)(N/k) 个存储器芯片。
连接时可将这些芯片分成(M/l)个组，每组有(N/k)个芯片，组内
采用位扩展法，组间采用字扩展法。 图6.19给出了用2114(1K4)RAM芯片构成4K8存储器的连 接方法。
000…00 111…11
最低地址(8000H) 最高地址(BFFFH)
4
11 11
000…00 111…11
最低地址(C000H) 最高地址(FFFFH)
第6章 半导体存储器 可以看出，字扩展的连接方式是将各芯片的地址线、数据 线、读/写控制线并联，而由片选信号来区分各片地址。也就是 将低位地址线直接与各芯片地址线相连，以选择片内的某个单 元；用高位地址线经译码器产生若干不同片选信号，连接到各 芯片的片选端，以确定各芯片在整个存储空间中所属的地址范 围。
第6章 半导体存储器
6.4 存储器的扩展
6.4.1 存储芯片的扩展 存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种 情况。 1．位扩展 位扩展是指存储芯片的字(单元)数满足要求而位数不够，需 对每个存储单元的位数进行扩展。图6.17给出了使用8片8 K1的 RAM芯片通过位扩展构成8K8的存储器系统的连线图。
时选中，故同组芯片的片选端应并联在一起。本例用2–4译码器
对两根高位地址线A10A11译码，产生4根片选信号线，分别与各
组芯片的片选端相连。
第6章 半导体存储器 6.4.2 存储器与CPU的连接
CPU对存储器进行访问时，首先要在地址总线上发地址信号，
选择要访问的存储单元，还要向存储器发出读/写控制信号，最后
2元数量的扩展。图6.18给出了用4个16 K8芯片经字扩展 构成一个64K8存储器系统的连接方法。
A15 A14 A0 2-4 译 码 器 3 2 1 0
CE CE CE CE
16× 8 (1)
WE
16× 8 (2)
WE
16× 8 (3)
号。
第6章 半导体存储器
2．存储器与数据总线的连接
对于不同型号的CPU，数据总线的数目不一定相同，连接时 要特别注意。 8086 CPU的数据总线有16根，其中高8位数据线D15D8接存 储器的高位库(奇地址库)，低8位数据线D7D0接存储器的低位库
WE
16× 8 (4)
WE
…
…
…
…
A13 WE D7～ D 0
图6.18 有16 K8位芯片组成64 K8位的存储器
…
第6章 半导体存储器 图中4个芯片的数据端与数据总线D7D0相连；地址总线低 位地址A13A0与各芯片的14位地址线连接，用于进行片内寻址； 为了区分4个芯片的地址范围，还需要两根高位地址线A14、A15 经2–4译码器译出4根片选信号线，分别和4个芯片的片选端相连。 各芯片的地址范围见表6.6。
CS、读/写控制线相应并联，而数据线要分别引出。
第6章 半导体存储器
…
…
A0
地址总线
A12
CS WR
1 8 K× 1 CS WR I/O
2 I/O
3 I/O
4 I/O
5 I/O
6 I/O
7 I/O
8 I/O
控制总线
D7 数据总线
图6.17 用8K1位芯片组成8K8位的存储器
…
D0
第6章 半导体存储器
第6章 半导体存储器 表6.6 图6.16中各芯片地址空间分配表
地址
片号
1
A15A14 00 00
A13A12A11…A1A0 000…00 111…11
说明 最低地址(0000H) 最高地址(3FFFH)
2
01 01
000…00 111…11
最低地址(4000H) 最高地址(7FFFH)
3
10 10
第6章 半导体存储器
A 11 A 10 D ～D 3 0 I/O 1～ I/O 4 WE CS RAM 1 2114 A 9～ A 0 A 9～ A 0 A ～A 9 0 WE CS RAM 1 2114 I/O 1～ I/O 4 D 7～ D 4 WR A9～ A 0 WE CS RAM 2 2114 I/O 1～ I/O 4 A9～ A 0 WE CS RAM 3 2114 I/O 1～ I/O 4 A9～ A 0 WE CS RAM 4 2114 I/O 1～ I/O 4 I/O 1～ I/O 4 WE CS RAM 2 2114 A9～ A 0 I/O 1～ I/O 4 WE CS RAM 3 2114 A9～ A 0 I/O 1～ I/O 4 WE CS RAM 4 2114 A9～ A 0 2-4 译 码器
在数据总线上进行信息交换。因此，存储器与CPU的连接实际上 就是存储器与三总线中相关信号线的连接。
1．存储器与控制总线的连接
在控制总线中，与存储器相连的信号线为数不多，如
8086/8088最小方式下的M/IO(8088为M/IO)、RD和WR，最大方式
下的MRDC、MWTC、IORC和IOWC等，连接也非常简单，有时 这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信
片都应同时被选中，各芯片 CS 端可直接接地，也可并联在一起， 根据地址范围的要求，与高位地址线译码产生的片选信号相连。
对于此例，若地址线A0A12上的信号为全0，即选中了存储器0号
单元，则该单元的8位信息是由各芯片 0号单元的1位信息共同构 成的。
可以看出，位扩展的连接方式是将各芯片的地址线、片选